EETUQ2S121HA,EETUQ2S121HA pdf中文资料,EETUQ2S121HA引脚图,EETUQ2S121HA电路-Datasheet-电子工程世界

EETUQ2S121HA: 产品描述CAPACITOR, ALUMINUM ELECTROLYTIC, NON SOLID, POLARIZED, 420V, 120uF, THROUGH HOLE MOUNT, CAN, ROHS COMPLIANT; 产品类别无源元件电容器; 文件大小178KB，共7页; 制造商Panasonic(松下); 官网地址http://www.panasonic.co.jp/semicon/e-index.html; 标准

下载文档详细参数全文预览

EETUQ2S121HA概述

CAPACITOR, ALUMINUM ELECTROLYTIC, NON SOLID, POLARIZED, 420V, 120uF, THROUGH HOLE MOUNT, CAN, ROHS COMPLIANT

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
Objectid	1876471550
包装说明	,
Reach Compliance Code	unknown
ECCN代码	EAR99
电容	120 µF
电容器类型	ALUMINUM ELECTROLYTIC CAPACITOR
介电材料	ALUMINUM (WET)
ESR	1658 mΩ
JESD-609代码	e3
漏电流	0.6735 mA
制造商序列号	TS-UQ
安装特点	THROUGH HOLE MOUNT
负容差	20%
端子数量	2
最高工作温度	85 °C
最低工作温度	-25 °C
封装形状	CYLINDRICAL PACKAGE
极性	POLARIZED
正容差	20%
额定（直流）电压（URdc）	420 V
纹波电流	1080 mA
表面贴装	NO
Delta切线	0.15
端子面层	Tin (Sn)
端子形状	SNAP-IN

电力运维人都在用的智能化管理工具: 电力运维人每日都要操作、巡视、日常维护，设备定期试验轮换。如果出现了故障报修还要跑去现场看看，判断一下是什么原因，再往上汇报等人来修还有很多杂事、工作琐碎，效率低下。如今都是智能化的时代了，无论是办公、产品、项目管理都有相应的工具来优化这些问题，今天给大家介绍一个智慧用电管理系统，它可以完美解决这些问题。从此运维工作变得高效简单，更明了。智慧用电管理系统=智能断路器（硬件）+智慧用电管理平台（电脑...; LivingLab1 工控电子

电源选型应考量的指标方面: [align=left][color=#000000]任何对元器件、电路板、模块或设备进行测试时都需要使用一个或多个[b]直流电源[/b]来给被测物和测试激励源供电。[/color][/align][color=#000000]除了给被测物供电外，这些电源有时也可通过模拟被测物工作环境来提供测试激励。比如、多范围的充电机，可以充电12VDC或者24VDC电池组，最高充电电压会达到28、8VDC左右...; 一世轮回电源技术

基于labview的中国象棋制作: [font=宋体][size=4]有懂labview的大神吗，基于labview做的中国象棋中将军提示怎么解决[/size][/font]...; 东方无情下载中心专版

问一个insert into 变量的问题！: 用的是sqlite数据库。现在有一个语句，想插入记录result = sqlite3_exec( db, "insert into List(NUMBER)values (此处为变量名)", 0, 0, &zErrMsg);变量为m_no 请问括号内应该如何写？我编译的时候总是有错误，请大家指点下！谢谢！...; zyq26672607 嵌入式系统

VHDL语言理解请教: always @(posedge clk )beginif(!reset)out<=0;else if(cnt1==6)out<=1;else if(cnt2==6)out<=1;end请问下，我在always的条件中没写or negedge reset 这个信号，当reset为低电平时out会清零不？...; 心仪 FPGA/CPLD

关于关于多时钟模块中复位同步器的问题: 在异步复位中，典型的复位形式如下面代码所示：always @ (posedge clk or negedge rst)begin ....end在这种复位模式下，一般而言是要加入一个synchronizer，代码如下所示：reg syn_rst, rff1;always @ (posedge CLK or negedge RESET)if (!RESET) {syn_rst, rff1} = 2'...; eeleader FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多