MC9S12C Family
MC9S12GC Family
Reference Manual
HCS12
Microcontrollers
MC9S12C128
Rev 01.24
05/2010
freescale.com
To provide the most up-to-date information, the revision of our documents on the World Wide Web will be
the most current. Your printed copy may be an earlier revision. To verify you have the latest information
available, refer to:
http://freescale.com/
A full list of family members and options is included in the appendices.
The following revision history table summarizes changes contained in this document.
This document contains information for all constituent modules, with the exception of the S12 CPU. For
S12 CPU information please refer to the CPU S12 Reference Manual.
Revision History
Date
June, 2005
July, 2005
Revision
Level
01.14
01.15
New Book
Removed 16MHz option for 128K, 96K and 64K versions
Minor corrections following review
Added outstanding flash module descriptions
Added EPP package options
Corrected and Enhanced recommended PCB layouts
Added note to PIM block diagram figure
Added PIM rerouting information to 80-pin package diagram
Modified LVI levels in electrical parameter section
Corrected TSCR2 typo in timer register listing
Cleaned up Device Overview Section
Added 0M66G to PartID table
Added units to MSCAN timing parameter table
Corrected missing overbars on pin names
Corrected CRGFLG contents in register summary
Removed non existing part number options
Removed unintended symbol fonts from table A6
Updated ATD section
Corrected typos
Updated TIM section
Description
Oct, 2005
Dec, 2005
Dec, 2005
Jan, 2006
Mar, 2006
May, 2006
01.16
01.17
01.18
01.19
01.20
01.21
Dec, 2006
01.22
May, 2007
May, 2010
01.23
01.24
Chapter 1
Chapter 2
Chapter 3
Chapter 4
Chapter 5
Chapter 6
Chapter 7
Chapter 8
Chapter 9
Chapter 10
Chapter 11
Chapter 12
Chapter 13
Chapter 14
Chapter 15
Chapter 16
Chapter 17
Chapter 18
Chapter 19
Chapter 20
Chapter 21
MC9S12C and MC9S12GC Device Overview (MC9S12C128) . 17
Port Integration Module (PIM9C32) . . . . . . . . . . . . . . . . . . . . . 73
Module Mapping Control (MMCV4) . . . . . . . . . . . . . . . . . . . . 109
Multiplexed External Bus Interface (MEBIV3) . . . . . . . . . . . . 129
Interrupt (INTV1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
Background Debug Module (BDMV4) . . . . . . . . . . . . . . . . . . 165
Debug Module (DBGV1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191
Analog-to-Digital Converter (ATD10B8C) . . . . . . . . . . . . . . . 223
Clocks and Reset Generator (CRGV4) . . . . . . . . . . . . . . . . . . 251
Scalable Controller Area Network (S12MSCANV2) . . . . . . . . 287
Oscillator (OSCV2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 343
Pulse-Width Modulator (PWM8B6CV1) . . . . . . . . . . . . . . . . . 347
Serial Communications Interface (S12SCIV2) . . . . . . . . . . . . 383
Serial Peripheral Interface (SPIV3) . . . . . . . . . . . . . . . . . . . . . 413
Timer Module (TIM16B8CV1) . . . . . . . . . . . . . . . . . . . . . . . . . 435
Dual Output Voltage Regulator (VREG3V3V2) . . . . . . . . . . . 463
16 Kbyte Flash Module (S12FTS16KV1) . . . . . . . . . . . . . . . . . 471
32 Kbyte Flash Module (S12FTS32KV1) . . . . . . . . . . . . . . . . . 503
64 Kbyte Flash Module (S12FTS64KV4) . . . . . . . . . . . . . . . . . 537
96 Kbyte Flash Module (S12FTS96KV1) . . . . . . . . . . . . . . . . . 575
128 Kbyte Flash Module (S12FTS128K1V1) . . . . . . . . . . . . . . 613
Appendix A Electrical Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 647
Appendix B Emulation Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 679
Appendix C Package Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 681
Appendix D Derivative Differences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 685
Freescale Semiconductor
MC9S12C-Family / MC9S12GC-Family
Rev 01.24
3
Appendix E Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 686
4
MC9S12C-Family / MC9S12GC-Family
Rev 01.24
Freescale Semiconductor
Chapter 1
MC9S12C and MC9S12GC Device Overview (MC9S12C128)
1.1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
1.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
1.1.2 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
1.1.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Memory Map and Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
1.2.1 Device Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
1.2.2 Detailed Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
1.2.3 Part ID Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
1.3.1 Device Pinouts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
1.3.2 Signal Properties Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
1.3.3 Pin Initialization for 48- and 52-Pin LQFP Bond Out Versions . . . . . . . . . . . . . . . . . . . 49
1.3.4 Detailed Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
1.3.5 Power Supply Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
System Clock Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
1.5.1 Chip Configuration Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
1.5.2 Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
1.5.3 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Resets and Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
1.6.1 Vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
1.6.2 Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Device Specific Information and Module Dependencies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
1.7.1 PPAGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
1.7.2 BDM Alternate Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
1.7.3 Extended Address Range Emulation Implications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
1.7.4 VREGEN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
1.7.5 V
DD1
, V
DD2
, V
SS1
, V
SS2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
1.7.6 Clock Reset Generator And VREG Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
1.7.7 Analog-to-Digital Converter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
1.7.8 MODRR Register Port T And Port P Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
1.7.9 Port AD Dependency On PIM And ATD Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Recommended Printed Circuit Board Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
1.2
1.3
1.4
1.5
1.6
1.7
1.8
Chapter 2
Port Integration Module (PIM9C32) Block Description
2.1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
2.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Freescale Semiconductor
MC9S12C-Family / MC9S12GC-Family
Rev 01.24
5
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
