Datasheet> 器件分类 > 可编程逻辑器件> 可编程逻辑> EP2AGZ225FF35C3N

EP2AGZ225FF35C3N: 产品描述fpga - field programmable gate array fpga - arria II GZ 8960 labs 554 ios; 产品类别可编程逻辑器件可编程逻辑; 文件大小11MB，共380页; 制造商Altera (Intel); 标准

下载文档详细参数全文预览

EP2AGZ225FF35C3N在线购买

供应商	器件名称	价格	最低购买	库存
	EP2AGZ225FF35C3N	-	-	点击查看	点击购买

EP2AGZ225FF35C3N概述

fpga - field programmable gate array fpga - arria II GZ 8960 labs 554 ios

EP2AGZ225FF35C3N规格参数

参数名称	属性值
是否Rohs认证	符合
厂商名称	Altera (Intel)
零件包装代码	BGA
包装说明	HBGA, BGA1152,34X34,40
针数	1152
Reach Compliance Code	compliant
ECCN代码	3A001.A.7.A
最大时钟频率	500 MHz
JESD-30 代码	S-PBGA-B1152
JESD-609代码	e1
长度	35 mm
输入次数	554
逻辑单元数量	224000
输出次数	554
端子数量	1152
最高工作温度	85 °C
最低工作温度
封装主体材料	PLASTIC/EPOXY
封装代码	HBGA
封装等效代码	BGA1152,34X34,40
封装形状	SQUARE
封装形式	GRID ARRAY, HEAT SINK/SLUG
峰值回流温度（摄氏度）	NOT SPECIFIED
电源	0.9,1.2/3.3,1.5,2.5 V
可编程逻辑类型	FIELD PROGRAMMABLE GATE ARRAY
认证状态	Not Qualified
座面最大高度	2.6 mm
最大供电电压	0.93 V
最小供电电压	0.87 V
标称供电电压	0.9 V
表面贴装	YES
技术	CMOS
温度等级	OTHER
端子面层	TIN SILVER COPPER
端子形式	BALL
端子节距	1 mm
端子位置	BOTTOM
处于峰值回流温度下的最长时间	NOT SPECIFIED
宽度	35 mm

文档预览

下载PDF文档

全文
预览

Arria II Device Handbook Volume 1: Device Interfaces and

Integration

Arria II Device Handbook

Volume 1: Device Interfaces and Integration

101 Innovation Drive

San Jose, CA 95134

www.altera.com

AIIGX5V1-4.6

Document last updated for Altera Complete Design Suite version:

Document publication date:

13.1

February

2014

Contents

Chapter Revision Dates

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xi

Section I. Device Core for Arria II Devices

Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–1

Chapter 1. Overview for the Arria II Device Family

Arria II Device Feature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–1

Arria II Device Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–6

High-Speed Transceiver Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–7

PCIe Hard IP Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–9

Logic Array Block and Adaptive Logic Modules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–9

Embedded Memory Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–9

DSP Resources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–10

I/O Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–10

High-Speed LVDS I/O and DPA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–11

Clock Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–11

Auto-Calibrating External Memory Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–12

Nios II . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–12

Configuration Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–12

SEU Mitigation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–13

JTAG Boundary Scan Testing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–13

Reference and Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–14

Document Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–14

Chapter 2. Logic Array Blocks and Adaptive Logic Modules in Arria II Devices

Logic Array Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–1

LAB Interconnects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–3

LAB Control Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–4

Adaptive Logic Modules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–5

ALM Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–7

Normal Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–8

Extended LUT Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–10

Arithmetic Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–11

Shared Arithmetic Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–13

LUT-Register Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–15

Register Chain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–16

ALM Interconnects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–17

Clear and Preset Logic Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–17

LAB Power Management Techniques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–17

Document Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–18

Chapter 3. Memory Blocks in Arria II Devices

Memory Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–2

Memory Block Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–3

Parity Bit Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–3

Byte Enable Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–3

Packed Mode Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–5

Address Clock Enable Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–5

February

2014

Altera Corporation

Arria II Device Handbook Volume 1: Device Interfaces and Integration

Contents

Mixed Width Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–8

Asynchronous Clear . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–8

Error Correction Code Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–8

Memory Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–10

Single-Port RAM Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–10

Simple Dual-Port Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–12

True Dual-Port Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–15

Shift-Register Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–17

ROM Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–18

FIFO Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–18

Clocking Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–19

Independent Clock Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–19

Input and Output Clock Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–19

Read and Write Clock Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–19

Single Clock Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–20

Design Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–20

Selecting Memory Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–20

Conflict Resolution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–20

Read-During-Write Behavior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–21

Same-Port Read-During-Write Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–21

Mixed-Port Read-During-Write Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–23

Power-Up Conditions and Memory Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–26

Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–26

Document Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–27

Chapter 4. DSP Blocks in Arria II Devices

DSP Block Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–2

Simplified DSP Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–4

Operational Modes Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–7

DSP Block Resource Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–8

Input Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–9

Multiplier and First-Stage Adder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–11

Pipeline Register Stage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–12

Second-Stage Adder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–12

Rounding and Saturation Stage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–12

Second Adder and Output Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–13

Arria II Operational Mode Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–14

Independent Multiplier Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–14

9-Bit, 12-Bit, and 18-Bit Multiplier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–14

36-Bit Multiplier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–17

Double Multiplier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–17

Two-Multiplier Adder Sum Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–20

18 × 18 Complex Multiplier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–22

Four-Multiplier Adder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–23

High-Precision Multiplier Adder Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–24

Multiply Accumulate Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–25

Shift Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–26

Rounding and Saturation Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–28

DSP Block Control Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–30

Software Support for Arria II Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–31

Document Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–32

Chapter 5. Clock Networks and PLLs in Arria II Devices

Arria II Device Handbook Volume 1: Device Interfaces and Integration

February

2014

Altera Corporation

Contents

Clock Networks in Arria II Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–1

Global Clock Networks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–3

Regional Clock Networks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–4

Periphery Clock Networks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–6

Clock Sources Per Quadrant . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–8

Clock Regions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–9

Clock Network Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–11

Dedicated Clock Inputs Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–11

Logic Array Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–11

PLL Clock Outputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–11

Clock Input Connections to PLLs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–13

Clock Output Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–14

Clock Control Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–15

Clock Enable Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–18

Clock Source Control for PLLs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–19

Cascading PLLs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–21

PLLs in Arria II Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–21

PLL Hardware Overview in Arria II Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–23

PLL Clock I/O Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–23

PLL Control Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–27

pfdena . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–27

areset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–27

locked . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–27

Clock Feedback Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–28

Source-Synchronous Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–29

Source-Synchronous Mode for LVDS Compensation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–30

No-Compensation Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–30

Normal Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–31

Zero-Delay Buffer Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–32

External Feedback Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–33

Clock Multiplication and Division . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–34

Post-Scale Counter Cascading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–35

Programmable Duty Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–36

Programmable Phase Shift . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–36

Programmable Bandwidth . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–38

Spread-Spectrum Tracking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–38

Clock Switchover . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–38

Automatic Clock Switchover Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–39

Manual Clock Switchover Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–42

Clock Switchover Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–42

PLL Reconfiguration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–43

PLL Reconfiguration Hardware Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–44

Post-Scale Counters (C0 to C9) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–46

Scan Chain Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–47

Charge Pump and Loop Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–50

Bypassing PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–51

Dynamic Phase-Shifting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–51

PLL Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–54

Document Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–54

Section II. I/O Interfaces for Arria II Devices

Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–1

February

2014

Altera Corporation

Arria II Device Handbook Volume 1: Device Interfaces and Integration

推荐资源

CC4528设计的键控振荡器电路图

电容倍增器电路图

TMP10型传感器设定温度控制器电路

H2BIP应用于40W荧光灯电子镇流器电路图

555报警、门铃、照明三用控制器电路

usb转232电路

基于FPGA的B超成像系统图像采集的原理和实现: 1、引言医学超声诊断成像技术大多数采用超声脉冲回波法，即利用探头产生超声波进入人体，由人体组织反射产生的回波经换能器接收后转换为电信号，经过提取、放大、处理，再由数字扫描变换器转 ......; dtcxn 医疗电子

SHT31测评+首次打样扩展板: 为了进一步开发SHT31的功能，准备通过扩展板将SWDIO、SWDCLK、TX、RX、SCL和SDA等信号线引出来，花了几天时间绘制好扩展板，打样回来后，迫不急待地开始制作起来，下面是打样回来的扩展板： ......; hujj 测评中心专版

请教9261的串口收发问题: 请教9261的串口收发问题我在核中添加了下面的代码： at91_register_uart(AT91SAM9261_ID_US1, 1, ATMEL_UART_RTS); at91_register_uart(AT91SAM9261_ID_US2, 2, ATMEL_UART_RTS); at91 ......; wyj107 嵌入式系统

大家有没有学MSP5438A系列的，交流交流啊: 5438A刚买了板子，还没入门，想求一些易入门的资料...; hm_yuanfang 微控制器 MCU

【树莓派3B＋测评】点亮LED: 本帖最后由 DDZZ669 于 2018-9-13 20:40 编辑上个帖子【树莓派3B＋测评】远程登录介绍了如何在不接显示器的情况下使用树莓派，这次进行树莓派GPIO口的操作，点亮一个LED。本次的GPIO口 ......; DDZZ669 单片机

。FPGA入门系列4--赋值语句: 466119 ...; 至芯科技FPGA大牛 FPGA/CPLD

450Wh/kg！融捷集团发布第二代硫化物全固态电池

当固态电池行业仍在为电动汽车的“终极方案”进行漫长的技术马拉松时，部分企业已开始寻找更切近的商业化落地场景。近日，融捷集团旗下的融捷能源科技有限公司（以下简称“融捷能源”）正式推出其第二代全固态硫化物电池，能量密度达到450 Wh/kg。固态电池迈向实处，三赛道精准卡位 2025年，全球固态电池产业进入了一个关键的“去芜存菁”阶段。在经历多轮资本与产业的热潮起伏后，市场正...[详细]
比亚迪、特斯拉与三星商谈采购车载OLED

据报道，争夺全球电动汽车市场主导地位的特斯拉和比亚迪正考虑采用三星的AMOLED（有源矩阵有机发光二极管）技术作为下一代车载显示屏，此举引发业界高度关注。如果全球两大电动汽车制造商与三星显示器签署供货合同，预计将成为蓬勃发展的车载OLED市场的分水岭。据显示器新闻媒体OLED-Info当地时间8月23日报道，特斯拉和比亚迪正在与三星就车载显示屏供应事宜进行谈判。此前，比亚迪曾与三星...[详细]
什么是线扫工业镜头？线扫镜头有哪些作用？

线扫镜头是一种与线扫相机搭配使用的工业镜头，成像原理是利用线性传感器将工件的图像拍摄下来，并进行数字信号处理来达到高精度的成像效果。本质上说，线扫镜头跟面阵镜头没有区别。线扫镜头的特点是最大像面尺寸比较大，它能够在高速运动的物体上进行图像捕捉，具有高速的扫描频率和快速的曝光时间。线扫镜头通常具有较小的视场角度，但能够提供高分辨率和优秀的图像质量。普密斯线扫工业镜头的分辨率更高，采样速度也...[详细]
基于NiosⅡ+SOPC的LCD显示系统设计

Nios Ⅱ是一种可配置的16/32位RISC处理器，它结合丰富的外设专用指令和硬件加速单元可以低成本地提供极度灵活和功能强大的 SOPC 系统，开发者根据实际需要自行整合。ALTEra 公司所有主流FPGA 器件都支持Nios Ⅱ。将LCD驱动与Nios Ⅱ相结合可以得到一个扩展性强、通用的IP核，从而解决不同型号液晶屏之间的驱动差异问题。 1 NiosⅡ 软核处理器和 SOPC 设...[详细]
基于FPGA和Qt技术的音频广播系统

　　引言　　随着数字和网络等技术的发展，广播技术已经呈现出越来越多元化的趋势，其最主要的趋势便是从模拟到数字的转化。从宏观来说，广播技术大体上可以分为三类：传统公共广播系统，采用的是定压式线路，传输损耗小，负载连接较为方便，但是传输的电压较高，需在扬声器端加接降压设备;数字可寻址音频广播系统，此类系统采用数字信号进行音频信号的传输，并具有可寻址特性，具有更远的传输距离和可靠性;流媒体...[详细]
让混动不再尴尬岚海智混堪称混动技术“终极答案”？

8月22日，岚图汽车在央视新闻《顶级实验室》的直播间，把一项叫作“岚海智混”的新技术推到公众面前。名字听上去像是又一个新名词，但仔细往下看，你会发现这并不是简单的技术叠加，而是一次彻底重构;它把800V高压平台、63kWh大电池、全温域5C超充组合到一起，用最硬核的方式回答了一个长期存在的问题：混动究竟是不是过渡方案？要知道，在新能源车的发展进程里，混动一直处在一个尴尬的位置,它既不...[详细]
基于视觉的智能电子宠物

　　1 创意来源　　随着电子技术的进一步发展，电子宠物逐渐走入人们的家庭生活中，目前市面上相对成熟的电子宠物主要有两大类：一类是生活在电子设备中的虚拟宠物，没有任何的机械结构，纯粹通过电子设备与之进行交互;另一类是具有一定机械机构的电子宠物，具有触觉等功能，但由于其与逼真宠物外形想像的特性，交互方式也相对缺乏。　　如今感知计算技术大为盛行，它重新定义了人与设备的沟通方式，通过更适合人类的沟通...[详细]
一夜只耗一度电是真的吗？

　　随着科学的发展，变频技术的使用也越来越广泛，不管是工业设备上还是家用电器上都会使用到变频技术。其中变频空调近几年更是被炒的很火爆，变频空调具有噪音低省电等优点，更有商家打出变频空调“一夜只耗一度电”的广告语，这是真的吗? 　　变频空调的核心是变频控制器和变频电机，变频空调的能效如何，很大程度上由它们决定，因此要提高变频空调的能效呢，核心是提高空调变频控制器和变频电机的效率，那么问题来了如...[详细]
控制UPS逆变器的三种方法，响应速度快

ups是指不间断电源，包含能量存储设备。主要用于为一些对电力稳定性要求较高的设备提供不间断电源。控制UPS逆变器的三种方法当市电输入正常时，ups将向负载提供市电电压调节器。此时，ups是一个交流电压调节器，它也为机器中的电池充电。逆变器是ups的心脏。它将直流电转换成用户所需的交流电。对于ups来说，逆变器输出电压的质量决定了ups的整体性能。以下是对的3种控制方法的简要介绍up...[详细]
SMT贴片机的秘密日记：性能状态检测的内幕

SMT贴片机是表面贴装技术（Surface Mount Technology）中的重要设备，它的性能状态对电子制造的质量和效率有着决定性的影响。因此，对SMT贴片机的主要指标性能进行定期检测非常重要。以下是一些主要的检测项目：定位精度：定位精度是SMT贴片机的核心性能指标，它直接影响到贴片的准确性。通常，我们通过重复测量贴片机在X、Y轴上的移动误差来检测其定位精度。贴片速度：贴片速度...[详细]
一文读懂回流焊设备选购：如何在众多品牌中抉择

回流焊作为一种电子组装工艺，已经成为电子制造行业的重要环节。回流焊设备的选购对于提高生产效率、降低生产成本以及保证产品质量具有重要意义。那么，在面对众多回流焊设备品牌和型号时，如何选购一台好的回流焊设备呢？本文将从以下几个方面为您提供选购指南。一、设备性能加热方式：回流焊设备的加热方式主要有热风循环加热和红外辐射加热。热风循环加热具有加热均匀、温度控制精确的优点，是目前市场上主流的加热方...[详细]
纯电动汽车在市场中受欢迎的原因是什么

新能源汽车在国家政策的支持和鼓励下，一些互联网造车企业也加入到造车里面去，从造车新势力来说，基本上都是纯电动汽车，对于造车新势力而言为何都喜欢做纯电动汽车？对于造车新势力来说喜欢做纯电动汽车，有几个方面的原因，首先第一点外行人造车选择纯电动汽车，有两个方面的原因，第一个方面的原因，那就是国家对新能源汽车行业有一定的补贴，而造纯电动汽车的补贴标准和政策是刚好符合补贴标准和要求的，其次从车辆的...[详细]
车规级芯片与消费级芯片的多方位差异分析

引言车规级芯片与手机（移动/消费级）芯片作为应用于截然不同领域的电子核心器件，其设计理念、制造要求、性能指标和应用约束存在显著差异。车规级芯片的核心诉求是极高的可靠性、功能安全和长生命周期保障；而手机芯片则优先追求峰值性能、能效比（PPA）和快速迭代能力。这种根本差异源于汽车电子系统严苛的运行环境、攸关人身安全的重大责任属性以及汽车作为耐用消费品的长期使用特性，与手机等消费电子产品相...[详细]
教你快速看懂手机屏幕的真实门道

　　手机好不好，屏幕是第一眼看到的，手机屏幕的好坏直接关系到视觉和操作效果。但是了解手机屏幕需要大量的专业知识，没有知识背景的一般人根本看不懂，讲起来也很复杂。在这里，教授用最简单的话，把手机屏幕的基本知识和大伙一起分析分析。　　看手机屏幕参数，除了要看分辨率和屏幕尺寸之外，还要看手机屏幕的材质，这是影响屏幕色彩表现力和细腻程度更重要的原因。根据材质的不同，手机屏幕可以分为LCD(液晶显示...[详细]
基于Raspberry Pi的电梯彩屏显示系统设计

引言近年来，随着高层建筑数量的与日俱增，电梯的需求量也在增加。现阶段我们广泛使用的电梯都是基于LED点阵列的显示系统，显示状态信息比较简单，显示方式比较单调。此外，现在的一些电梯里的广告机，虽然改善了电梯轿内的乘坐环境，良好的广告效果也给商家带来了不小的经济效益。但是这种显示装置没有和电梯控制系统融为一体，只是单纯的视频播放而已。为了使显示和电梯控制系统相融合，打造舒适的乘坐环境，针对现...[详细]

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多