PBLS1501Y,115,PBLS1501Y,115 pdf中文资料,PBLS1501Y,115引脚图,PBLS1501Y,115电路-Datasheet-电子工程世界

PBLS1501Y,115: 产品描述transistors switching - resistor biased trns ldswitch tape-7; 产品类别分立半导体晶体管; 文件大小85KB，共15页; 制造商NXP(恩智浦); 官网地址https://www.nxp.com; 标准

下载文档详细参数全文预览

PBLS1501Y,115概述

transistors switching - resistor biased trns ldswitch tape-7

参数名称	属性值
Brand Name	NXP Semiconductor
是否Rohs认证	符合
厂商名称	NXP(恩智浦)
零件包装代码	TSSOP
包装说明	SMALL OUTLINE, R-PDSO-G6
针数	6
制造商包装代码	SOT363
Reach Compliance Code	compliant
ECCN代码	EAR99
其他特性	BUILT-IN BIAS RESISTOR RATIO IS 1
最大集电极电流 (IC)	0.1 A
集电极-发射极最大电压	50 V
配置	SEPARATE, 2 ELEMENTS WITH BUILT-IN RESISTOR
最小直流电流增益 (hFE)	30
JESD-30 代码	R-PDSO-G6
JESD-609代码	e3
湿度敏感等级	1
元件数量	2
端子数量	6
最高工作温度	150 °C
封装主体材料	PLASTIC/EPOXY
封装形状	RECTANGULAR
封装形式	SMALL OUTLINE
峰值回流温度（摄氏度）	260
极性/信道类型	NPN AND PNP
最大功率耗散 (Abs)	0.3 W
认证状态	Not Qualified
表面贴装	YES
端子面层	Tin (Sn)
端子形式	GULL WING
端子位置	DUAL
处于峰值回流温度下的最长时间	40
晶体管应用	SWITCHING
晶体管元件材料	SILICON
标称过渡频率 (fT)	280 MHz
Base Number Matches	1

南华大学黄智伟收集的一些电子竞赛竞赛的题目: [i=s] 本帖最后由 paulhyde 于 2014-9-15 03:17 编辑 [/i][b]南华大学黄智伟收集的一些电子竞赛竞赛的题目[/b]包括历届国赛题，一些省赛题，TI赛题也许对您有用。...; 黄智伟电子竞赛

散分~wince开机启动速度提高了: 散分~系统启动速度提高一半了~俺用的是EP9315，64m的ram加32m的flash~，原来启动大概11秒，现在最多5秒~原因未明，待查找呵呵，心情不错，特来散分~...; hbsunny78 WindowsCE

ARM+VXWORKS开发: 我刚开始上班,好多东西都不懂,经理把板子给我了.让我自己弄.问其他同事,他们都说忙,好郁闷呀!主机,ARM9开发板,ADS1.2集成开发环境,JTAG仿真器.都有了.我下一步该做什么. 如果直接用Tornado 2.2 for pcPentium,然后和目标机这样连接可以吗?仿真器好象没有用处了吧我以前从来没有接触过这方面的东西,请高手指点一下...; liujincai1230 实时操作系统RTOS

买书送了一块PCB板，空板，我该怎么开始...: 只有一块空板，我什么芯片，元器件都没，书上有说哪里放什么器件，怎么放...开始买书的时候以为送的是完整的PCB开发板，还想照着书上的例子做做实验的，求大侠指点！！！...; 陈727 51单片机

集团短信SDK解决方案: 集团短信SDK解决方案1、集团短信SDK解决方案　　SDK二次开发包，自主开发，打造商务短信平台！　　标准化开发包，支持多种主流开发语言（JAVA、ASP、Delphi、Cur）和多种运行环境（windows、linux、Unix）。无论是OA、CRM、ERP、SCM还是网站等其他应用，您都可以与中联SDK完美结合，覆盖全网，实现集团短信集注册、充值、即时发送、定时发送、转发、查询等综合功能。2、...; yxh99 RF/无线

分析外国代码-产生随机时钟的CODE!: library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity decim_al2 isGeneric(num : integer range 0 to 1022 := 7; -- numerateur du rapport de decimat...; eeleader FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多