HG532332F57IGT,HG532332F57IGT pdf中文资料,HG532332F57IGT引脚图,HG532332F57IGT电路-Datasheet-电子工程世界

HG532332F57IGT: 产品描述Parallel - Fundamental Quartz Crystal, 33.25MHz Nom, ROHS COMPLIANT PACKAGE-2; 产品类别无源元件晶体/谐振器; 文件大小94KB，共2页; 制造商CTS; 标准

下载文档详细参数全文预览

HG532332F57IGT概述

Parallel - Fundamental Quartz Crystal, 33.25MHz Nom, ROHS COMPLIANT PACKAGE-2

参数名称	属性值
是否Rohs认证	符合
Objectid	1536017316
包装说明	ROHS COMPLIANT PACKAGE-2
Reach Compliance Code	compliant
其他特性	AT-CUT; TAPE AND REEL
老化	5 PPM/YEAR
晶体/谐振器类型	PARALLEL - FUNDAMENTAL
驱动电平	10 µW
频率稳定性	0.015%
频率容差	50 ppm
JESD-609代码	e4
负载电容	30 pF
制造商序列号	HG532
安装特点	SURFACE MOUNT
标称工作频率	33.25 MHz
最高工作温度	85 °C
最低工作温度	-40 °C
物理尺寸	L5.0XB3.2XH1.3 (mm)/L0.197XB0.126XH0.051 (inch)
串联电阻	50 Ω
表面贴装	YES
端子面层	Gold (Au) - with Nickel (Ni) barrier

MXCHIP+四轴飞行器——1_PWM设置及电调: 首先声明：我的这款飞行器还没有飞起来，半成品待调试中，有些设置不对的地方我也会做出相应的更改。同时欢迎大家批判我，纠正我，让我的飞行器能够早日飞天。经过了长时间的论坛潜水+资料搜集，也想diy一个四轴飞行器。首先抛开电源、电机、螺旋桨、机架等的选型、功耗、结构问题，而单就控制而言，飞行器的核心部分主要是:1. (电调+电机)的控制,PWM2. 遥控,遥控器或 wifi等其他无线通信方式3. 飞行...; bx_zyd RF/无线

请教一个pxa250开发板移植的问题: 我所用的是seedling公司的pxa250开发系统,在做系统移植的过程中出现如下错误:RAMDISK:Couldn't find valid RAM disk Image starting at 0.Freeing initrd memory:1000kread_supuer_block:can't find a reiserfs filesystem on(dev 01:00,block 64...; huanglinyu 嵌入式系统

帧结构处理程序的大致结构: 各位好，我想看看一般串口通信的数据通信帧处理的程序，，，想了解步骤，比如帧头如何处理，是用if不断的判断还是用switch()然后帧长度，控制字，内容等~~~谢谢啦~（C语言~~~）...; fanguangping 嵌入式系统

干货 | 技术牛人分享功率MOSFET的15点经验【收藏一下】: 功率MOSFET的正向导通等效电路等效电路说明：功率 MOSFET 正向导通时可用一电阻等效，该电阻与温度有关，温度升高，该电阻变大；它还与门极驱动电压的大小有关，驱动电压升高，该电阻变小。详细的关系曲线可从制造商的手册中获得。功率MOSFET的反向导通等效电路等效电路（门极不加控制）说明：即内部二极管的等效电路，可用一电压降等效，此二极管为MOSFET 的体二极管，多数情况下，因其特性很差，要避...; btty038 RF/无线

请教大家两个关于串口通信的小白问题: 1、单片机A通过USART分别和B、C相连，且A控制着B和C的vcc引脚（通过MOS管）。假设AB通信完后，A关闭B的vcc，再打开C的Vcc，然后和C通信，此时的B会不会干扰AC通信？（此时B的Vcc虽然断开，但TXD、RXD、GND还与A相连，这样有干扰吗？）2、1个单片机通过485芯片接入某一个485网路里，当单片机仅关闭自己的485芯片电源，而USART继续不断发送数据。对整个485网路而...; 天涯海角sr 51单片机

请教一个简单的verilog hdl问题: 小弟初学hdl，编写了一个m序列发生器，可输出的居然是一条直线！！！！素闻论坛大神众多，恳请大神帮我看看问题出在哪？文件1：寄存器模块module zhixu(d,clk,rst,q);input d,clk,rst;output q;reg q;always @(posedge clk)beginif(rst) q=1;else q=d;endendmodule文件2：顶层模块module DS...; blackboard FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多