电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

702CLE6R2AC6LXROHS

产品描述Ceramic Capacitor, Multilayer, Ceramic, 7000V, 0.8065% +Tol, 0.8065% -Tol, NP0, -/+30ppm/Cel TC, 0.0000062uF, 4137,
产品类别无源元件    电容器   
文件大小159KB,共7页
制造商EXXELIA Group
标准
下载文档 详细参数 全文预览

702CLE6R2AC6LXROHS概述

Ceramic Capacitor, Multilayer, Ceramic, 7000V, 0.8065% +Tol, 0.8065% -Tol, NP0, -/+30ppm/Cel TC, 0.0000062uF, 4137,

702CLE6R2AC6LXROHS规格参数

参数名称属性值
是否Rohs认证符合
Objectid837187504
包装说明, 4137
Reach Compliance Codecompliant
ECCN代码EAR99
电容0.0000062 µF
电容器类型CERAMIC CAPACITOR
介电材料CERAMIC
高度4.5 mm
JESD-609代码e2
长度10.5 mm
多层Yes
负容差0.8065%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形式Radial
包装方法TR
正容差0.8065%
额定(直流)电压(URdc)7000 V
系列CLE(LEADED)
尺寸代码4137
温度特性代码NP0
温度系数30ppm/Cel ppm/°C
端子面层Tin/Copper (Sn/Cu)
宽度9.5 mm

文档预览

下载PDF文档
CLE Series
RF Power Capacitors, Ultra Stability
D
ESCRIPTION
Low ESR/ESL
NP0 Porcelain Capacitors
Excellent characteristics in current, voltage
and power with high Q factor
A
PPLICATIONS
RF Power Amplifiers
Industrial (Plasma Chamber)
Medical (MRI Coils)
C
IRCUIT APPLICATIONS
DC Blocking
Matching Networks
Tuning and Coupling
I. E
LECTRICAL SPECIFICATIONS
Parameter
Capacitance
Tolerances
Working Voltage (WVDC)
Temperature Coefficient
Insulation Resistance
Dielectric Withstanding
(test voltage applied for 5 seconds)
Aging
Piezo Effects
Value
1 to 10'000 pF
B, C, D below 10 pF
F, G, J, K, M above 10 pF
see Capacitance Value chart
0 +/-30ppm/° -55° to +125°
C,
C
C
5
C
10 MΩ min @ 25° at rated WVDC
4
10 MΩ min @ 125° at rated WVDC
C
2.0 x WVDC for WVDC
500V
1.5 x WVDC for 500V < WVDC
2’500V
1.3 x WVDC for WVDC > 2’500V
none
none
II. M
ECHANICAL SPECIFICATIONS
Parameter
Case Size
Value
E
Comment
4040
NB:
- all the terminations are backward compatible and lead-free.
- the non-magnetic terminations are all Magnetism-free Rated.
MR
certified®
ITAR
Free
®
1
CLE.doc - Ed.30
TEMEX CERAMICS reserves the right to modify herein specifications and information at any time when necessary to provide optimum performance and cost.
FPGA如何实现Hilbert变换?
我AD了LFMCW雷达的差拍回波信号,想把信号转成相位相差90°的IQ两路信号,因为差拍信号包含的频率不是单一的,所以不知道该怎样用FPGA去实现,我自己写了一个程序,但是仿真出来幅度差异很大。 ......
小二红 FPGA/CPLD
女人十招修成“男人疼”
女人十招修成“男人疼” 女人不一定要漂亮,但是一定要活的漂亮;女人不一定要先天聪明,但是一定要后天养成聪明;女人不一定非要自己疼才是疼,有男人疼才是最好的疼,看看怎么样才能修成最好 ......
花的世界 聊聊、笑笑、闹闹
C语言中的static 详细分析
google了近三页的关于C语言中static的内容,发现可用的信息很少,要么长篇大论不知所云要么在关键之处几个字略过,对于想挖掘底层原理的初学者来说参考性不是很大。所以,我这篇博文博采众家之 ......
Aguilera DSP 与 ARM 处理器
【设计工具】Virtex-5 PCIE对DVI的参考例程
DEMO是基于Virtex-5 LX110T来实现的PCIE到DVI的转换.对输入图像进行了处理后,再输出. 80975 80976 80977...
GONGHCU FPGA/CPLD
寿命
如果按一天8小时正常工作算的话,现在一般通用的IC芯片(如74LS系列)的寿命大概是多少呢?...
wy3168 FPGA/CPLD
我这个小程序怎么了
DELAY CLRWDT MOVLW 0x02 MOVWF TMP6 LOOPA MOVLW 0xFF MOVWF TMP7 DECFSZ TMP7,F ......
mangomkt 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 281  2586  2900  186  1716  6  53  59  4  35 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved