EP9450-50,EP9450-50 pdf中文资料,EP9450-50引脚图,EP9450-50电路-Datasheet-电子工程世界

EP9450-50: 产品描述16 Pin DIL 3 Bit Programmable ECL Delay Lines; 产品类别逻辑逻辑; 文件大小13KB，共1页; 制造商PCA Electronics Inc.; 官网地址http://www.pca.com/

下载文档详细参数全文预览

EP9450-50概述

16 Pin DIL 3 Bit Programmable ECL Delay Lines

请教：多路音频采集设计方案: 现要做一套硬件，实现8路音频采集，采集后通过硬件上网络接口实时传输（与PC机），有人能提供技术支持吗？（选择哪些芯片？8路采集数据怎么管理、区分？一般DSP芯片不具备网络通信接口，怎么扩展？或许不需要DSP芯片，用其他ARM芯片）...; yuanwai001 DSP 与 ARM 处理器

Altera系列FPGA芯片IP核详解 .pdf: Altera系列FPGA芯片IP核详解 .pdf...; zxopenljx EE_FPGA学习乐园

一个关于延迟检测的问题: 以下的代码，老是通不过编译，显示的错误是：Error (10822): HDL error at test17.vhd(384): couldn't implement registers for assignments on this clock edge这段代码的主要意思是当speed2有下降沿时，通过外部时钟开始计数，等到“11111111”时间后，如果speed2还是低电平，则给计数器re...; dandanzhou FPGA/CPLD

【Xilinx 设计问答】控制XST插入BUFFER的方法？: 答：1.用BUFFER_TYPE的约束。具体使用方法XST USER GUIDE.2.手动插入BUFG,然后设置允许使用BUFG的数量，那么手动插入的BUFG将拥有高优先级而先占用BUFG。...; eeleader FPGA/CPLD

msp430f147+MAX7219+ENCODER 實作: 原先是用LaunchPad 來做這個項目,因為程序編譯後,超過G2231的Flash ROM的SIZE,於是翻箱倒櫃找出很久很久以前,我自己画的147PCB,上頭的MSP430F147是從淘寶購入的2手元件,說真的也是為了湊足3帖,才如此的賣力哈哈,這次用的ENCODER,在一般的洗衣機可以看到他的蹤跡,可順時針及逆時針旋轉,讓設定的數值增加及減少,ENCODER照片可到我的相簿裡看,實作示範影片...; naga568 微控制器 MCU

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多