电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

BF036-22-G-0400-0250-0127-N-C

产品描述Board Connector, 22 Contact(s), 1 Row(s), Male, Right Angle, 0.079 inch Pitch, Surface Mount Terminal, Black Insulator,
产品类别连接器    连接器   
文件大小177KB,共1页
制造商Global Connector Technology
标准
下载文档 详细参数 全文预览

BF036-22-G-0400-0250-0127-N-C概述

Board Connector, 22 Contact(s), 1 Row(s), Male, Right Angle, 0.079 inch Pitch, Surface Mount Terminal, Black Insulator,

BF036-22-G-0400-0250-0127-N-C规格参数

参数名称属性值
是否Rohs认证符合
Objectid314623471
Reach Compliance Codecompliant
ECCN代码EAR99
主体宽度0.079 inch
主体深度0.157 inch
主体长度1.732 inch
连接器类型BOARD CONNECTOR
联系完成配合AU ON NI
联系完成终止Tin (Sn) - with Nickel (Ni) barrier
触点性别MALE
触点材料COPPER ALLOY
触点模式RECTANGULAR
触点电阻20 mΩ
触点样式SQ PIN-SKT
介电耐压500VAC V
耐用性100 Cycles
绝缘电阻1000000000 Ω
绝缘体颜色BLACK
绝缘体材料NYLON
JESD-609代码e3
制造商序列号BF036
插接触点节距0.079 inch
安装方式RIGHT ANGLE
安装类型BOARD
连接器数ONE
PCB行数1
装载的行数1
最高工作温度125 °C
最低工作温度-40 °C
PCB接触模式RECTANGULAR
电镀厚度10u inch
额定电流(信号)2 A
参考标准UL
可靠性COMMERCIAL
端子节距2.0066 mm
端接类型SURFACE MOUNT
触点总数22
PIC编译问题
#include#define uchar unsigned char#define uint unsigned int__CONFIG(0x1cd4)void delay(uint x){uint a,b;for(a=x;a>0;a--)for(b=110;b>0;b--);}void main(){uchar = i;TRISB = 0x00;while(1){PORTB =0x01;for(...
flyu1985 Microchip MCU
MSP430F5XXX 代码分区存放的问题
以MSP430F5438A为例,它的Flash大小为512KB,分为Bank A ~ D,共四个区块。现在有V1~V4共4个版本的代码,想要分别存放到Bank A ~ D。MSP430是统一编址的,Flash的地址空间为0x00005c00 ~ 0x00045bff。所以Bank A ~ D对应的地址空间分别为:0x00005c00 ~0x00015bff0x00015c00 ~0x00025bf...
darkduck 微控制器 MCU
ON Semiconductor IDE_V3.4.0.48编译出错的问题
最近想在家里电脑里也安装ON Semiconductor编译BLE MESH例程就是跟论坛里坛友遇到的2个报错问题一样,可在公司里的电脑里居然可以编译通过IDE的安装路径:PACK及项目工程路径...
蓝雨夜 安森美和安富利物联网创新设计大赛
Display驱动模型
WinCE下的Display驱动直接由GWES模块管理,它会直接被GWES模块管理和调用。Display驱动实际上也是分层的,其中包括GPE库,该库处理一些默认的绘图,相当于驱动的MDD层。用户只需要开发和硬件相关的PDD层驱动就可以了...
dianzijie5 嵌入式系统
电源杂讯干扰的处理
一般而言,电源杂讯干扰的传播途径可分为下列二大类:??一、普通模式(Normal Mode):简称通模,指的就是二组输入电源线之间的杂讯。这些杂讯大多是由开关动作或者是静态功率转换器等干扰所造成,当这些干扰与正常讯号重叠在一起时,器材元件是无法分辨的,因为正常讯号也是以通模的状态存在。??二、共通模式(Common Mode):简称共模,指的是电源与接地之间的杂讯。这部分杂讯的起因多数是因为接地设...
songbo 工控电子
寄存器二级锁存能正确锁存吗
always@(posedge clk or negedge rst_n)begin.........areg1<=a;areg2<=areg1;....endassign a=~areg1&areg2;//高电平有效always@(posedge clk or negedge rst_n)begin...........if(a) ....................end信号a保持一个周期...
1559638992 FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 359  409  747  1218  1449 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved