PNX15xx/952x Series
Data Book
Volume 1 of 1
Connected Media Processor
Rev. 4.0 — 03 December 2007
NXP Semiconductors
Volume 1 of 1
PNX15xx/952x Series
Connected Media Processor
PNX15XX_PNX952X_SER_N_4
© NXP B.V. 2007. All rights reserved.
Product data sheet
Rev. 4.0 — 03 December 2007
-ii
NXP Semiconductors
Volume 1 of 1
PNX15xx/952x Series
Connected Media Processor
Chapter 1: Integrated Circuit Data
1.
2.
2.1
2.2
2.3
2.3.1
2.3.2
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Pin Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Boundary Scan Notice
. . . . . . . . . . . . . . . . . . . . . . 25
I/O Circuit Summary
. . . . . . . . . . . . . . . . . . . . . . . . 25
Signal Pin List
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Power Pin List
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Pin Reference Voltage
. . . . . . . . . . . . . . . . . . . . . . 44
6.8
6.9
IIC3M4SDAT5V and IIC3M4SCLT5V type I/O
circuit
58
PCIT5V type I/O circuit
. . . . . . . . . . . . . . . . . . . . . 58
7.
7.1
7.2
7.3
7.4
7.5
7.6
7.7
7.8
7.9
7.10
7.11
7.12
7.13
I/O Timing Specification
. . . . . . . . . . . . . . . . . 58
59
59
60
62
63
64
64
65
66
67
68
69
70
71
72
74
74
75
75
75
76
77
3.
4.
4.1
4.2
4.3
4.4
4.5
4.6
Absolute Maximum Ratings
. . . . . . . . . . . . . . 44
PNX15xx/952x Series Operating Conditions
45
PNX1500 Device
PNX1501 Device
PNX1502 Device
PNX1520 Device
PNX9520 Device
PNX9525 Device
. . . . . . . . . . . . . . . . . . . . . . . . . . 45
. . . . . . . . . . . . . . . . . . . . . . . . . . 46
. . . . . . . . . . . . . . . . . . . . . . . . . . 47
. . . . . . . . . . . . . . . . . . . . . . . . . . 47
. . . . . . . . . . . . . . . . . . . . . . . . . . 48
. . . . . . . . . . . . . . . . . . . . . . . . . . 48
5.
5.1
5.2
5.3
5.4
5.4.1
5.4.2
Power Considerations
. . . . . . . . . . . . . . . . . . . . 49
Power Supply Sequencing
. . . . . . . . . . . . . . . . . . 49
Leakage current Power Consumption
. . . . . . . . 49
Standby Power Consumption
. . . . . . . . . . . . . . . . 49
Power Consumption
. . . . . . . . . . . . . . . . . . . . . . . . 50
Typical Power Consumption for Typical
Applications
50
Expected Maximum Currents
. . . . . . . . . . . . . . . . 50
Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DDR DRAM Interface
. . . . . . . . . . . . . . . . . . . . . .
PCI Bus Interface
. . . . . . . . . . . . . . . . . . . . . . . . .
QVCP, LCD and FGPO Interfaces
. . . . . . . . . . .
VIP and FGPI Interfaces
. . . . . . . . . . . . . . . . . . .
10/100 LAN In MII Mode
. . . . . . . . . . . . . . . . . . .
10/100 LAN In RMII Mode
. . . . . . . . . . . . . . . . . .
Audio Input Interface
. . . . . . . . . . . . . . . . . . . . . .
Audio Output Interface
. . . . . . . . . . . . . . . . . . . . .
SPDIF I/O Interface
. . . . . . . . . . . . . . . . . . . . . . .
I2C I/O Interface
. . . . . . . . . . . . . . . . . . . . . . . . . .
GPIO Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
JTAG Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.
9.
10.
10.1
10.2
10.2.1
10.2.2
10.3
10.3.1
10.3.2
10.4
Package Outline
. . . . . . . . . . . . . . . . . . . . . . . . . .
BGA Ball Assignment
. . . . . . . . . . . . . . . . . . . .
Board Design Guidelines
. . . . . . . . . . . . . . . .
Power Supplies Decoupling
. . . . . . . . . . . . . . . .
Analog Supplies
. . . . . . . . . . . . . . . . . . . . . . . . . . .
The 3.3 V Analog Supply
. . . . . . . . . . . . . . . . . . .
The SoC Core, VDDA, Analog Supply
. . . . . . .
DDR SDRAM interface
. . . . . . . . . . . . . . . . . . . . .
Do DDR Devices Require Termination?
. . . . . .
What if I really want to use termination for the
PNX1500?
77
Package Handling, Soldering and Thermal
Properties
78
6.
6.1
6.2
6.3
6.4
6.5
6.6
6.7
DC/AC I/O Characteristics
. . . . . . . . . . . . . . . . 51
Input Clock Specification
. . . . . . . . . . . . . . . . . . . . 52
SSTL_2 type I/O Circuit
. . . . . . . . . . . . . . . . . . . . . 52
BPX2T14MCP Type I/O Circuit
. . . . . . . . . . . . . . 54
BPTS1CHP and BPTS1CP Type I/O Circuit
. . . 55
BPTS3CHP and BPTS3CP Type I/O Circuit
. . . 56
IPCHP and IPCP Type I/O Circuit
. . . . . . . . . . . . 57
BPT3MCHDT5V and BPT3MCHT5V Type I/O
Circuit
57
11.
12.
13.
Miscellaneous
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
Soft Errors Due to Radiation
. . . . . . . . . . . . .
Ordering Information
. . . . . . . . . . . . . . . . . . . . .
78
78
79
Chapter 2: Overview
1.
1.1
1.2
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
PNX15xx/952x Series Functional Overview
. . . 81
PNX15xx/952x Series Features Summary
. . . . 83
6.1
6.2
VLD
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
DVD De-scrambler
. . . . . . . . . . . . . . . . . . . . . . . . 92
7.
7.1
7.2
7.3
7.4
7.5
7.5.1
Image Processing
. . . . . . . . . . . . . . . . . . . . . . . .
Pixel Format
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Video Input Processor
. . . . . . . . . . . . . . . . . . . . .
Memory Based Scaler
. . . . . . . . . . . . . . . . . . . . .
2D Drawing and DMA Engine
. . . . . . . . . . . . . . .
Quality Video Composition Processor
. . . . . . . .
External Video Improvement Post Processing
2.
3.
3.1
3.2
3.3
3.4
3.5
3.6
PNX15xx/952x Series Functional Block
Diagram
85
System Resources
. . . . . . . . . . . . . . . . . . . . . . . . 86
System Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
System Booting
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Clock System
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Power Management
. . . . . . . . . . . . . . . . . . . . . . . . 87
Semaphores
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
I2C Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
92
92
93
94
95
95
96
8.
8.1
8.2
Audio processing and Input/Output
. . . . . 97
Audio Processing
. . . . . . . . . . . . . . . . . . . . . . . . . 97
Audio Inputs and Outputs
. . . . . . . . . . . . . . . . . . 97
98
Video/Data Input Router
. . . . . . . . . . . . . . . . . . . 98
Video/Data Output Router
. . . . . . . . . . . . . . . . . . 99
Fast General Purpose Input
. . . . . . . . . . . . . . . 100
Fast General Purpose Output
. . . . . . . . . . . . . . 101
© NXP B.V. 2007. All rights reserved.
4.
4.1
4.2
System Memory
. . . . . . . . . . . . . . . . . . . . . . . . . . 89
MMI - Main Memory Interface
. . . . . . . . . . . . . . . 89
Flash
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
9.
9.1
9.2
9.3
9.4
General Purpose Interfaces
. . . . . . . . . . . . . .
5.
6.
TM3260 VLIW Media Processor Core
. . . . . 90
MPEG Decoding
. . . . . . . . . . . . . . . . . . . . . . . . . . 92
PNX15XX_PNX952X_SER_N_4
Product data sheet
Rev. 4.0 — 03 December 2007
-iii
NXP Semiconductors
Volume 1 of 1
PNX15xx/952x Series
Connected Media Processor
10.
10.1
10.1.1
10.1.2
10.1.3
10.1.4
10.2
Peripheral Interface
. . . . . . . . . . . . . . . . . . . . . . 101
GPIO - General Purpose Software I/O and
Flexible Serial Interface
101
Software I/O
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Timestamping
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Event sequence monitoring and signal generation
102
10.3
10.3.1
10.3.2
10.3.3
10.4
PCI-2.2 & XIO-16 Bus Interface Unit
. . . . . . . .
PCI Capabilities
. . . . . . . . . . . . . . . . . . . . . . . . . .
Simple Peripheral Capabilities (‘XIO-8/16’)
. .
IDE Drive Interface
. . . . . . . . . . . . . . . . . . . . . . .
10/100 Ethernet MAC
. . . . . . . . . . . . . . . . . . . . .
103
103
104
106
106
106
107
GPIO pin reset value
. . . . . . . . . . . . . . . . . . . . . . 102
IR Remote Control Receiver and Blaster
. . . . . 103
11.
12.
Endian Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . .
System Debug
. . . . . . . . . . . . . . . . . . . . . . . . . .
Chapter 3: System On Chip Resources
1.
2.
2.1
2.2
2.3
2.4
2.4.1
2.5
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
System Memory Map
. . . . . . . . . . . . . . . . . . . . 109
The PCI View
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
The CPU View
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
The DCS View Or The System View
. . . . . . . . 112
The Programmable DCS Apertures
. . . . . . . . . 113
DCS DRAM Aperture Control MMIO Registers
. .
114
5.3
5.4
5.5
The Master Semaphore
. . . . . . . . . . . . . . . . . . . 118
Usage Notes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Semaphore MMIO Registers
. . . . . . . . . . . . . . . 119
6.
6.1
6.2
6.3
6.3.1
System Related Information for TM3260
120
Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
Timers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
System Parameters for TM3260
. . . . . . . . . . . 123
TM3260 System Parameters MMIO Registers
124
Aperture Boundaries
. . . . . . . . . . . . . . . . . . . . . . 114
7.
7.1
Video Input and Output Routers
. . . . . . . .
124
3.
3.1
3.2
3.3
System Principles
. . . . . . . . . . . . . . . . . . . . . . . 115
Module ID
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
Powerdown bit
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
System Module MMIO registers
. . . . . . . . . . . . 116
MMIO Registers for the Input/Output Video/Data
Router
125
8.
8.1
Miscellaneous
. . . . . . . . . . . . . . . . . . . . . . . . . . .
System Registers Map Summary
. . . . . . .
Simplified Internal Bus Infrastructure
. .
MMIO Memory MAP
. . . . . . . . . . . . . . . . . . . . .
References
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
134
137
138
139
140
Miscellaneous System MMIO registers
. . . . . . 135
4.
4.1
System Endian Mode
. . . . . . . . . . . . . . . . . . . . 116
System Endian Mode MMIO registers
. . . . . . . 117
5.
5.1
5.2
System Semaphores
. . . . . . . . . . . . . . . . . . . . 117
Semaphore Specification
. . . . . . . . . . . . . . . . . . 117
Construction of a 12-bit ID
. . . . . . . . . . . . . . . . . 117
9.
10.
11.
12.
Chapter 4: Reset
1.
2.
2.1
2.2
2.2.1
2.2.2
2.3
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Functional Description
. . . . . . . . . . . . . . . . . . 141
RESET_IN_N or POR_IN_N?
. . . . . . . . . . . . . . 143
The watchdog Timer
. . . . . . . . . . . . . . . . . . . . . . 144
The Non Interrupt Mode
. . . . . . . . . . . . . . . . . . . 144
The Interrupt Mode
. . . . . . . . . . . . . . . . . . . . . . . . 145
The Software Reset
. . . . . . . . . . . . . . . . . . . . . . . 146
2.4
The External Software Reset
. . . . . . . . . . . . . . 146
3.
3.1
3.2
Timing Description
. . . . . . . . . . . . . . . . . . . . . .
147
The Hardware Timing
. . . . . . . . . . . . . . . . . . . . . 147
The Software Timing
. . . . . . . . . . . . . . . . . . . . . 148
4.
5.
Register Definitions
. . . . . . . . . . . . . . . . . . . . .
References
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
149
150
Chapter 5: The Clock Module
1.
2.
2.1
2.2
2.2.1
2.2.2
2.2.3
2.2.4
2.2.5
2.3
2.4
2.5
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
Functional Description
. . . . . . . . . . . . . . . . . . 151
The Modules and their Clocks
. . . . . . . . . . . . . . 154
Clock Sources for PNX15xx/952x Series
. . . . . 157
PLL Specification
. . . . . . . . . . . . . . . . . . . . . . . . . 158
The Clock Dividers
. . . . . . . . . . . . . . . . . . . . . . . . 160
The DDS Clocks
. . . . . . . . . . . . . . . . . . . . . . . . . . 161
DDS and PLL Assignment Summary
. . . . . . . . 161
External Clocks
. . . . . . . . . . . . . . . . . . . . . . . . . . . 162
Clock Control Logic
. . . . . . . . . . . . . . . . . . . . . . . 163
Bypass Clock Sources
. . . . . . . . . . . . . . . . . . . . . 164
Power-up and Reset sequence
. . . . . . . . . . . . . 165
2.6
2.7
2.8
2.8.1
2.9
2.10
2.11
2.11.1
2.11.2
2.12
2.12.1
2.12.2
Clock Stretching
. . . . . . . . . . . . . . . . . . . . . . . . .
Clock Frequency Determination
. . . . . . . . . . . .
Power Down
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Wake-Up from Power Down
. . . . . . . . . . . . . . .
Clock Detection
. . . . . . . . . . . . . . . . . . . . . . . . . .
VDO Clocks
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
GPIO Clocks
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
Setting GPIO[14:12]/GCLOCK[2:0] as Clock
Outputs
170
GPIO[6:4]/CLOCK[6:4] as Clock Outputs
. . . .
Clock Block Diagrams
. . . . . . . . . . . . . . . . . . . .
TM3260, DDR and QVCP clocks
. . . . . . . . . . .
Clock Dividers
. . . . . . . . . . . . . . . . . . . . . . . . . . .
165
166
167
167
168
169
170
170
170
171
173
PNX15XX_PNX952X_SER_N_4
© NXP B.V. 2007. All rights reserved.
Product data sheet
Rev. 4.0 — 03 December 2007
-iv
NXP Semiconductors
Volume 1 of 1
PNX15xx/952x Series
Connected Media Processor
2.12.3
2.12.4
2.12.5
2.12.6
Internal PNX15xx/952x Series Clock from
Dividers
174
GPIO Clocks
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
External Clocks
. . . . . . . . . . . . . . . . . . . . . . . . . . . 177
SPDO
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181
3.
3.1
3.2
Registers Definition
. . . . . . . . . . . . . . . . . . . . .
181
Registers Summary
. . . . . . . . . . . . . . . . . . . . . . 181
Registers Description
. . . . . . . . . . . . . . . . . . . . . 184
Chapter 6: Boot Module
1.
2.
2.1
2.2
2.2.1
2.2.2
2.2.3
2.3
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
Functional Description
. . . . . . . . . . . . . . . . . . 203
The Boot Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . 204
Boot Module Operation
. . . . . . . . . . . . . . . . . . . . 206
MMIO Bus Interface
. . . . . . . . . . . . . . . . . . . . . . . 206
I2C Master
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
Boot Control/State Machine
. . . . . . . . . . . . . . . . 207
The Boot Command Language
. . . . . . . . . . . . . 207
3.1.1
3.2
3.2.1
3.3
Binary Sequence for the Common Boot Script
211
The Specifics of the Boot From Flash Memory
Devices
212
Binary Sequence for the Section of the Flash Boot
214
The Specifics of the Host-Assisted Mode
. . . . 214
4.
4.1
4.2
4.3
The Boot From an I2C EEPROM
3.
3.1
PNX15xx/952x Series Boot Scripts Content
208
........
External I2C Boot EEPROM Types
. . . . . . . . .
The Boot Commands and The Endian Mode
.
Details on I2C Operation
. . . . . . . . . . . . . . . . . .
216
216
217
217
218
The Common Behavior
. . . . . . . . . . . . . . . . . . . . 208
5.
References
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Chapter 7: PCI-XIO Module
1.
2.
2.1
2.2
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
Functional Description
. . . . . . . . . . . . . . . . . . 220
PCI-XIO Block Level Diagram
. . . . . . . . . . . . . . 221
Architecture
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
4.
4.1
4.2
4.3
4.3.1
4.3.2
4.3.3
4.3.4
4.4
4.5
Application Notes
. . . . . . . . . . . . . . . . . . . . . . .
DTL Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
System Memory Bus Interface, the MTL Bus
XIO Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
Motorola Interface
. . . . . . . . . . . . . . . . . . . . . . . .
NAND-Flash Interface
. . . . . . . . . . . . . . . . . . . .
NOR Flash Interface
. . . . . . . . . . . . . . . . . . . . . .
IDE Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
PCI Endian Support
. . . . . . . . . . . . . . . . . . . . . .
General Notes
. . . . . . . . . . . . . . . . . . . . . . . . . . .
3.
3.1
3.1.1
3.1.2
3.1.3
3.1.4
3.2
Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
NAND-Flash Interface Operation
. . . . . . . . . . . . 223
Motorola Style Interface
. . . . . . . . . . . . . . . . . . . 228
NOR Flash Interface
. . . . . . . . . . . . . . . . . . . . . . 230
IDE Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . 231
PCI Interrupt Enable Register
. . . . . . . . . . . . . . 236
237
237
237
238
238
238
238
239
239
239
239
5.
5.1
Register Descriptions
. . . . . . . . . . . . . . . . . . .
Register Summary
. . . . . . . . . . . . . . . . . . . . . . . 240
Chapter 8: General Purpose Input Output Pins
1.
2.
2.1
2.1.1
2.1.2
2.1.3
2.2
2.2.1
2.2.2
2.3
2.3.1
2.3.2
2.4
2.4.1
2.5
2.6
2.7
2.8
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
Functional Description
. . . . . . . . . . . . . . . . . . 268
GPIO: The Basic Pin Behavior
. . . . . . . . . . . . . . 268
GPIO Mode settings
. . . . . . . . . . . . . . . . . . . . . . . 270
GPIO Data Settings MMIO Registers
. . . . . . . . 270
GPIO Pin Status Reading
. . . . . . . . . . . . . . . . . . 272
GPIO: The Event Monitoring Mode
. . . . . . . . . . 272
Timestamp Reference clock
. . . . . . . . . . . . . . . . 273
Timestamp format
. . . . . . . . . . . . . . . . . . . . . . . . . 273
GPIO: The Signal Monitoring & Pattern
Generation Modes
273
The Signal Monitoring Mode
. . . . . . . . . . . . . . . . 274
The Signal Pattern Generation Mode
. . . . . . . . 277
GPIO Error Behaviour
. . . . . . . . . . . . . . . . . . . . . 280
GPIO Frequency Restrictions
. . . . . . . . . . . . . . . 281
The GPIO Clock Pins
. . . . . . . . . . . . . . . . . . . . . . 283
GPIO Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . 283
Timer Sources
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 284
Wake-up Interrupt
. . . . . . . . . . . . . . . . . . . . . . . . . 284
2.9
External Watchdog
. . . . . . . . . . . . . . . . . . . . . . . 284
3.
3.1
3.2
IR Applications
. . . . . . . . . . . . . . . . . . . . . . . . . .
284
Duty-cycle programming
. . . . . . . . . . . . . . . . . . 285
Spike Filtering
. . . . . . . . . . . . . . . . . . . . . . . . . . . 286
287
GPIO Mode Control Registers
. . . . . . . . . . . . . 290
GPIO Data Control
. . . . . . . . . . . . . . . . . . . . . . . 292
4.
4.1
4.2
4.3
4.4
4.5
4.6
4.7
4.8
4.9
4.10
MMIO Registers
. . . . . . . . . . . . . . . . . . . . . . . . .
Readable Internal PNX15xx/952x Series Signals
292
Sampling and Pattern Generation Control
Registers for the FIFO Queues
293
Signal and Event Monitoring Control Registers for
the Timestamp Units
300
Timestamp Unit Registers
. . . . . . . . . . . . . . . . . 300
GPIO Time Counter
. . . . . . . . . . . . . . . . . . . . . . 300
GPIO TM3260 Timer Input Select
. . . . . . . . . . 301
GPIO Interrupt Status
. . . . . . . . . . . . . . . . . . . . . 301
Clock Out Select
. . . . . . . . . . . . . . . . . . . . . . . . . 302
© NXP B.V. 2007. All rights reserved.
PNX15XX_PNX952X_SER_N_4
Product data sheet
Rev. 4.0 — 03 December 2007
-v
模拟与混合信号
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
