SM42-18-10.0M-20H1KJ,SM42-18-10.0M-20H1KJ pdf中文资料,SM42-18-10.0M-20H1KJ引脚图,SM42-18-10.0M-20H1KJ电路-Datasheet-电子工程世界

SM42-18-10.0M-20H1KJ: 产品描述Parallel - Fundamental Quartz Crystal, 10MHz Nom, SMD, 2 PIN; 产品类别无源元件晶体/谐振器; 文件大小993KB，共7页; 制造商Pletronics; 标准

下载文档详细参数全文预览

SM42-18-10.0M-20H1KJ概述

Parallel - Fundamental Quartz Crystal, 10MHz Nom, SMD, 2 PIN

参数名称	属性值
是否Rohs认证	符合
Objectid	2063215196
包装说明	SMD, 2 PIN
Reach Compliance Code	compliant
其他特性	AT CUT; TR, 7/10/13 INCH
老化	5 PPM/YEAR
晶体/谐振器类型	PARALLEL - FUNDAMENTAL
驱动电平	1000 µW
频率稳定性	0.005%
频率容差	20 ppm
JESD-609代码	e3/e1
负载电容	18 pF
安装特点	SURFACE MOUNT
标称工作频率	10 MHz
最高工作温度	80 °C
最低工作温度	-35 °C
物理尺寸	L11.60XB5.0XH4.6 (mm)/L0.457XB0.197XH0.181 (inch)
串联电阻	70 Ω
表面贴装	YES
端子面层	MATTE TIN/TIN OVER COPPER/TIN SILVER COPPER

Qsys系统采用NiosII与自定义AvalonMM slave接口生成的系统没人reset输入口？: 自定义了一个求两个数字a，b的最大公约数的硬件算法，然后用avalon MM 从设备接口连接到Qsys系统上，系统包括了：一个clk核，一个Nios II standard核一个DDR2控制器一个sysID核一个JtagUART核以及一个自定义的求最大公约数核。如下图所示连接完成之后，生成Verilog以及bsf文件都没有reset输入（如下图），求解这是为什么，我记得原来是好好的。...; zpccx FPGA/CPLD

ucos: 各位大虾，最近学习ucos系统，在OSTickISR函数里有一个OSIntNesting，请问这个变量的作用是？？？？...; jinzhongxiao 实时操作系统RTOS

正式复工了，各种措施有做到位吗: 你们单位门口有人给你们检查温度吗，你们都戴口罩戴手套上班吗，你们进公司前都消毒吗。。。...; led2015 聊聊、笑笑、闹闹

FPGA逻辑设计注意事项列表: 这是一个在逻辑设计中注意事项列表，由此引起的错误常使得设计不可靠或速度较慢，为了提高设计性能和提高速度的可靠性，必须确定设计通过所有的这些检查。专业FPGA设计论坛3 [2 I5 \/ {3 N* X　　可靠性3 k6 ]1 b( D3 R4 p! r/ \1 k1 v! f) S! ?h) E　　1. 为时钟信号选用全局时钟缓冲器BUFG！不选用全局时钟缓冲器的时钟将会引入偏差。FPGA设计网论...; eeleader FPGA/CPLD

中国视频教程基地: 好的资源大家一起共享吧呵呵觉得好顶一下[url=http://www.shpnet.cn/index.php?fromuid=94385]中国视频教程基地 [/url]...; jackfool 嵌入式系统

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ