CS-PD HAMBURG
Pr
eli
ND m
A ina
req ry
ui r
ed
SAA7115
CVIP2
PAL/NTSC/SECAM Video Decoder with Adaptive PAL/NTSC Comb
Filter, High Performance Scaler, I2C Sliced Data Readback and SQ
Pixel Output
PRELIMINARY
File under CS-PD Hamburg, PC-P
Contents subject to change without notice.
Datasheet
23 Oct 2001
Philips Semiconductors
Philips Semiconductors
CS-PD Hamburg
CVIP2
Datasheet
SAA7115
Date:
Version:
10/23/01
0.67
CONTENTS
1
2
DOCUMENT INFO. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.1
Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Pr
eli
ND m
A ina
req ry
ui r
ed
2.1
2.2
2.3
2.4
2.5
2.6
2.7
Video Acquisition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Combfilter Video Decoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Video Scaler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
VBI Data Slicer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
General Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Summary SAA7114 versus SAA7115. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
3
4
5
6
7
GENERAL DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
QUICK REFERENCE DATA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
BLOCK DIAGRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
PINNING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
ORDERING INFORMATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
7.1
7.2
7.3
8.1
Pinning List and Pinning Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Pin Configurations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
SAA7115 Pin Strapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
8
FUNCTIONAL DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
8.2
8.3
8.4
Decoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
8.1.1 Analog input processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
8.1.1.1
Clamping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
8.1.1.2
Gain control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
8.1.2 Chrominance and luminance processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
8.1.2.1
Chrominance path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
8.1.2.2
Luminance path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
8.1.2.3
Brightness Contrast Saturation (BCS) control and decoder output levels . . . . . . . . . . . 38
8.1.3 Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
8.1.4 Clock generation circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
8.1.5 Power-on reset and Chip Enable (CE) input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Output Formatter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Scaler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
8.3.1 Acquisition control and task handling (subaddresses 80H, 90H, 91H, 94H to 9FH and C4H to CFH)
50
8.3.1.1
Input field processing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
8.3.1.2
Task handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
8.3.1.3
Output field processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
8.3.2 Horizontal scaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
8.3.2.1
Horizontal prescaler (subaddresses A0H to A7H and D0H to D7H) . . . . . . . . . . . . . . . 55
8.3.2.2
Horizontal fine scaling (variable phase delay filter; subaddresses A8H to AFH and
D8H to DFH)60
8.3.3 Vertical scaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
8.3.3.1
Line FIFO buffer (subaddresses 91H, B4H and C1H, E4H) . . . . . . . . . . . . . . . . . . . . . 60
8.3.3.2
Vertical scaler (subaddresses B0H to BFH and E0H to EFH) . . . . . . . . . . . . . . . . . . . . 61
8.3.3.3
Use of the vertical phase offsets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
VBI-data decoder and capture (subaddresses 40H to 7FH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
8.4.1 VBI Data Slicer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
8.4.2 I2C Readback of sliced VBI data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Confidential - NDA required
page 2
Filename:
SAA7115_Datasheet.fm
Last edited by H. Lambers
Philips Semiconductors
CS-PD Hamburg
CVIP2
Datasheet
SAA7115
Date:
Version:
10/23/01
0.67
8.4.3
Pr
eli
ND m
A ina
req ry
ui r
ed
8.5
8.6
8.7
9
INPUT/OUTPUT INTERFACES AND PORTS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
9.1
9.2
9.3
9.4
9.5
9.6
9.7
Analog terminals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
Audio clock signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
Clock and real-time synchronization signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Video expansion port (X-port) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
9.4.1 X-port configured as output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
9.4.2 X-port configured as input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Image port (I-port) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Host port for 16-bit extension of video data I/O (H-port) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Basic input and output timing diagrams I-port and X-port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
9.7.1 I-port output timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
9.7.2 X-port input timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
10 BOUNDARY SCAN TEST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
10.1 Initialization of boundary scan circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
10.2 Device identification codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
11 LIMITING VALUES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
12 THERMAL CHARACTERISTICS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
14 APPLICATION INFORMATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
15 DEVICE PROGRAMMING OVERVIEW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
13 CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
15.1 I2C-bus description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
15.2 Register Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
16 DETAILED DESCRIPTION OF THE CONTROL REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
Confidential - NDA required
page 3
Filename:
SAA7115_Datasheet.fm
Sliced VBI Data Output at the I-Port. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
8.4.3.1
Euro WST, US WST and NABTS Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
8.4.3.2
WSS 625 Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
8.4.3.3
WSS 525 Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
8.4.3.4
VPS Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
8.4.3.5
Closed Caption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
8.4.3.6
Moji Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
8.4.3.7
VITC Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
8.4.3.8
Open Data Types. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Image port output interface (subaddresses 84H to 87H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
8.5.1 Scaler output formatter (subaddresses 93H and C3H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
8.5.2 Video FIFO (subaddress 86H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
8.5.3 Text FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
8.5.4 Video / text arbitration and Data packing (subaddress 86H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
8.5.4.1
VBI insertion in SAV/EAV mode (bit SLDOM[3] = ‘1’) . . . . . . . . . . . . . . . . . . . . . . . . . . 72
8.5.4.2
Data Packing (bit IMPAK (86H) and programming of the pulse generator via addr. F5H to
FBH)73
8.5.5 Data stream coding and reference signal generation (subaddresses 84H, 85H and 93H) . . . . . . 73
Scaler Backend clock generation (subaddresses 30H to 3FH). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
8.6.1 Square Pixel Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
8.6.1.1
The second PLL (PLL2). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Audio clock generation (subaddresses 30H to 3FH). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
8.7.1 Audio clock generation without analog PLL (CGC2) enhancement . . . . . . . . . . . . . . . . . . . . . . . . 82
8.7.1.1
Master audio clock. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
8.7.1.2
Signals ASCLK and ALRCLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
8.7.2 Audio clock generation with analog PLL (CGC2) support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
8.7.3 Other control signals for audio clock generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
Last edited by H. Lambers
Philips Semiconductors
CS-PD Hamburg
CVIP2
Datasheet
SAA7115
Date:
Version:
10/23/01
0.67
Pr
eli
ND m
A ina
req ry
ui r
ed
Confidential - NDA required
page 4
Filename:
SAA7115_Datasheet.fm
16.1 Chip Version / Ident Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
16.1.1 Chip Version. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
16.1.2 Chip ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
16.2 Programming Register Decoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
16.2.1 Subaddress 01 Analog Input Control 0, Increment Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
16.2.2 Subaddress 02 Analog Input Control 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
16.2.3 Subaddress 03 Analog Input Control 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
16.2.4 Subaddress 04 Analog Input Control 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
16.2.5 Subaddress 05 Analog Input Control 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
16.2.6 Subaddress 06 Horizontal Sync Start . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
16.2.7 Subaddress 07 Horizontal Sync Stop. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
16.2.8 Subaddress 08 Sync Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
16.2.9 Subaddress 09 Luminance control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
16.2.10 Subaddress 0A Decoder Brightness . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
16.2.11 Subaddress 0B Decoder Contrast . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
16.2.12 Subaddress 0C Decoder Saturation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
16.2.13 Subaddress 0D Chrominance Hue. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
16.2.14 Subaddress 0E Chrominance Control 1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
16.2.15 Subaddress 0F Chrominance Gain Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
16.2.16 Subaddress 10 Chrominance/Luminance Control 2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
16.2.17 Subaddress 11 Mode / Delay Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
16.2.18 Subaddress 12 RTS0/1 Output Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
16.2.19 Subaddress 13 and 1B RT / X-port Output Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
16.2.20 Subaddress 14 Analog / ADC / Auto/ Compatibility Control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
16.2.21 Subaddress 15, 17VGATE Start . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
16.2.22 Subaddress 16, 17 VGATE Stop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
16.2.23 Subaddress 17 Misc./VGATE-MSB’s . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
16.2.24 Subaddress 18 Raw data Gain Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
16.2.25 Subaddress 19 Raw data Offset Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
16.2.26 Subaddress 1A Color Killer Level Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
16.2.27 Subaddress 1B Misc. Chroma Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
16.2.28 Subaddress 1C Enhanced Combfilter Control 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
16.2.29 Subaddress 1D Enhanced Combfilter Control 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
16.2.30 Subaddresses 1E, 1F Status Bytes Video Decoder (read-only register) . . . . . . . . . . . . . . . . . . . 157
16.3 Programming Register Audio Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
16.3.1 Subaddresses 30 to 32 AMCLK Cycles per Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
16.3.2 Subaddresses 34 to 36 AMCLK Nominal Increment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
16.3.3 Subaddress 38 Ratio AMXCLK to ASCLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
16.3.4 Subaddress 39 Ratio ASCLK to ALRCLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
16.3.5 Subaddress 3A Audio Clock Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
16.4 Programming Register VBI data slicer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
16.4.1 Subaddress 40 Basic Slicer Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
16.4.2 Subaddress 41 to 57 Line Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
16.4.3 Subaddress 58 Programmable Framing Code. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
16.4.4 Subaddress 59 Horizontal Offset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
16.4.5 Subaddress 5A Vertical Offset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
16.4.6 Subaddress 5B Field Offset, MSB’s H/V-Offsets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
16.4.7 Subaddress 5D: SLDOM Codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
16.4.8 Subaddress 5E SDID codes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
16.4.9 Subaddress 5E (read-only register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
16.4.10 Subaddress 66 to 7F I2C Readback of decoded VBI Data (read-only register). . . . . . . . . . . . . . 167
16.4.10.1 Subaddress 66 to 6A I2C Readback of Closed Caption Data (CC525 and CC625) (read-only
register)167
16.4.10.2 Subaddress 6B to 71 I2C Readback of Closed Caption Data (WSS525 and WSS625)
Last edited by H. Lambers
Philips Semiconductors
CS-PD Hamburg
CVIP2
Datasheet
SAA7115
Date:
Version:
10/23/01
0.67
Pr
eli
ND m
A ina
req ry
ui r
ed
17 PROGRAMMING START SET-UP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
17.1
17.2
17.3
17.4
Decoder part . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
Audio clock generation part. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
Data slicer and data type control part . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
Scaler and interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
17.4.1 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
17.5 PLL2 and pulse generator control part . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
18 PACKAGE OUTLINE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Confidential - NDA required
page 5
Filename:
SAA7115_Datasheet.fm
(read-only register)168
16.4.10.3 Subaddress 72 to 76 I2C Readback of Gemstar1x Data (read-only register) . . . . . . . 169
16.4.10.4 Subaddress 77 to 7F I2C Readback of Gemstar2x Data (read-only register) . . . . . . . 170
16.5 Programming Register - Interfaces and Scaler Part . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
16.5.1 Subaddress 80: Global Settings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
16.5.2 Subaddress 83 to 87: Global Interface Configurations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
16.5.3 Subaddress 88: Sleep and Power save control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
16.5.4 Subaddress 8F (read-only register): status information scaler part . . . . . . . . . . . . . . . . . . . . . . . 181
16.5.5 Subaddress 90: event handler control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181
16.5.6 Subaddress 91 to 93: scaler input and I-port output configuration. . . . . . . . . . . . . . . . . . . . . . . . 182
16.5.7 Subaddress 94 to 9B: Scaler Input Acquisition Window Definition . . . . . . . . . . . . . . . . . . . . . . . 185
16.5.8 Subaddress 9C to 9F: Scaler Output Window Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
16.5.9 Subaddress A0 to A2: Prescaling and FIR filtering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
16.5.10 Subaddress A4 to A6: Brightness, Contrast and Saturation Control . . . . . . . . . . . . . . . . . . . . . . 190
16.5.11 Subaddress A8 to AE: Horizontal Phase Scaling. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191
16.5.12 Subaddress B0 to BF: Vertical Scaling Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
16.6 Programming Register - second PLL (PLL2) and Pulse Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
16.6.1 Subaddress F0 to F5 and FF: second PLL (PLL2) Programming Parameters . . . . . . . . . . . . . . 194
16.6.2 Subaddress F6 to FB: Pulse Generator Programming. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
Last edited by H. Lambers
PCB设计
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
