电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

EMRC23H1H-156.2578M

产品描述LVPECL, MEMS Clock Oscillators LVPECL (PECL) 3.3Vdc 6 Pad 3.2mm x 5.0mm Plastic Surface Mount (SMD) MEMS Clock Oscillators LVPECL (PECL) 3.3Vdc 6 Pad 3.2mm x 5.0mm Plastic Surface Mount (SMD)
产品类别无源元件    振荡器   
文件大小770KB,共10页
制造商ECLIPTEK
官网地址http://www.ecliptek.com
标准  
下载文档 详细参数 全文预览

EMRC23H1H-156.2578M概述

LVPECL, MEMS Clock Oscillators LVPECL (PECL) 3.3Vdc 6 Pad 3.2mm x 5.0mm Plastic Surface Mount (SMD) MEMS Clock Oscillators LVPECL (PECL) 3.3Vdc 6 Pad 3.2mm x 5.0mm Plastic Surface Mount (SMD)

EMRC23H1H-156.2578M规格参数

参数名称属性值
Brand NameEcliptek
是否无铅不含铅
是否Rohs认证符合
Objectid7040004053
零件包装代码SMD 3.2mm x 5.0mm
针数6
制造商包装代码SMD 3.2mm x 5.0mm
Reach Compliance Codecompliant
其他特性TRI-STATE; ENABLE/DISABLE FUNCTION; COMPLEMENTARY OUTPUT; BULK; TAPE
最长下降时间0.5 ns
频率调整-机械NO
频率稳定性50%
JESD-609代码e4
安装特点SURFACE MOUNT
标称工作频率156.2578 MHz
最高工作温度85 °C
最低工作温度-40 °C
振荡器类型LVPECL
输出负载50 OHM
物理尺寸5.0mm x 3.2mm x 0.75mm
最长上升时间0.5 ns
最大供电电压3.63 V
最小供电电压2.97 V
标称供电电压3.3 V
表面贴装YES
最大对称度60/40 %
端子面层Nickel/Palladium/Gold (Ni/Pd/Au)
各位大侠帮忙看看单片机发热的问题
STC12C5A60S2单片机,采用AD采样则单片机发热比较严重,找不出啥原因,请求大家帮忙,谢谢...
zhuzk1 51单片机
msp430单片机相关问题
430单片机进入低功耗模式4后,外部接的8M晶振用示波器看了一下还在振动,32.768k的晶振用示波器看了一下停止震动了,而且 SMCLK MCLKACLK 在进入低功耗模式之后也都没有波形输出了,唯独8M晶振还在振动,难道进入低功耗后他也是震动的吗...
微控制器 MCU
msp430g2553闹钟源程序
[i=s] 本帖最后由 Jacktang 于 2015-9-27 11:19 编辑 [/i][color=rgb(102, 102, 102)][list=1][*]#include[*]#include"config.h"[*]#include"1838.h"[*]#include"1602.h"[*]#include"dh11.h"[*]#include"ds3231.h"[*]#includ...
Jacktang 微控制器 MCU
青越锋有奖征集视频教程
[align=left]青越锋为上海青越软件有限公司自主研发的首款国产[font=Times New Roman]PCB[/font][font=宋体]设计软件,自[/font][font=Times New Roman]08[/font][font=宋体]年上市销售以来,已陆续完成全国[/font][font=Times New Roman]13[/font][font=宋体]个省份地区客户的购...
tsingyue PCB设计
Mbed支持IBM的IOT开发板了
[url=http://developer.mbed.org/platforms/IBMEthernetKit/]http://developer.mbed.org/platforms/IBMEthernetKit/[/url]下面是Mbed网站上的说明:[b]Ethernet IoT Starter Kit[/b][align=left]This starter Kit for IBM IoT ...
dcexpert 单片机
管脚编号时的问题
在布局布线那一步时有时候会没有出现我需要的管脚,比如说我定义了input clk;out[7:0] seg;但在管脚编号的时候,只出现seg【0】-seg【7】,没有了 clk 的这一项,请问各位有没有遇到类似的问题啊,应该如何解决??源程序在6楼[[i] 本帖最后由 jas0n 于 2010-3-10 16:45 编辑 [/i]]...
jas0n FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 942  1338  1381  1513  1672 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved