PR135A32583DDGT0,PR135A32583DDGT0 pdf中文资料,PR135A32583DDGT0引脚图,PR135A32583DDGT0电路-Datasheet-电子工程世界

PR135A32583DDGT0: 产品描述Array/Network Resistor, Isolated, Thin Film, 0.125W, 258000ohm, 75V, 0.5% +/-Tol, -10,10ppm/Cel, 1607,; 产品类别无源元件电阻器; 文件大小83KB，共4页; 制造商Vishay(威世); 官网地址http://www.vishay.com; 标准

下载文档详细参数全文预览

PR135A32583DDGT0概述

Array/Network Resistor, Isolated, Thin Film, 0.125W, 258000ohm, 75V, 0.5% +/-Tol, -10,10ppm/Cel, 1607,

参数名称	属性值
是否Rohs认证	符合
Objectid	707112047
Reach Compliance Code	unknown
ECCN代码	EAR99
构造	Chip
JESD-609代码	e4
网络类型	Isolated
端子数量	6
最高工作温度	125 °C
最低工作温度	-55 °C
封装高度	0.381 mm
封装长度	4.061 mm
封装形式	SMT
封装宽度	1.828 mm
包装方法	TR
额定功率耗散 (P)	0.125 W
电阻	258000 Ω
电阻器类型	ARRAY/NETWORK RESISTOR
系列	PR135
尺寸代码	1607
技术	THIN FILM
温度系数	10 ppm/°C
端子面层	Gold (Au) - with Nickel (Ni) barrier
容差	0.5%
工作电压	75 V

请教28035 AD 顺序采样: [i=s] 本帖最后由 yukang1744 于 2015-1-25 23:31 编辑 [/i]28035，开发板示例代码采用同步采样方式，我改成顺序采样，结果不进入中断服务子程序，这个问题已经折磨我好几天了，请大神们看一下。代码如下：void Motor_ADC_Config(void){InitAdc();// For this example, init the ADCEALLOW;// T...; yukang1744 微控制器 MCU

存储测试之HD speed: HD Speed中文版是一款非常小巧好用的实时磁盘读取速度测试软件。HD Speed中文版可以比较准确地测试到磁盘的持续传输率和突发传输率，一定程度上反映系统的磁盘性能，可以测试软盘、硬盘、光驱。并用曲线图方式体现出来，用它可以很直观的看出您的硬盘到底有多快，而且也可以很方便的看出光驱的加速曲线。并且作为一款免费软件，测试也相当简单...; 白丁综合技术交流

原创 2051单面板按键和LED数码管电路图: [font=黑体][size=4][color=red]protel格式文件含电路图电路板图[/color][/size][/font][font=黑体][size=3][color=blue]注：在单片机的11脚至4094的1脚之间缺一根连接线，需要补上只要补一根就行，因为所有的4094的一脚已经通过铜箔连好。[/color][/size][/font][[i] 本帖最后由 LIUZZ 于 20...; tsb00 单片机

stm32 中文资料: stm32 中文资料stm32 中文资料stm32 中文资料stm32 中文资料stm32 中文资料stm32 中文资料stm32 中文资料stm32 中文资料...; sunyu111 stm32/stm8

【TI招聘】Applications Engineer (上海): Senior position located in Shanghai, Chinawith at least 3 to 5 years’ experience in power supply design.Working in the Power Products Division of SVA.Must have great communication skills.Must be fluen...; Dezhouyiqi 电源技术

【Lattice技术问题】关于Lattice DDR IP 控制 burst length的问题: 大家好,的DDR现在可以用,但是burst length始终为2, 我想把它换为4. 但是我在IP初始化完之后发LOAD_MR修改其为4,但发现没有效果阿,BL还是2.另我看到手册上说BL初始化时默认为4,但为何我的时钟是2呢? 我的判断是我发现写数据的时候data_rdy的长度始终为2个clk,所以判断当前为BL为2,不知是否有错. 望高手指点,谢谢....; eeleader FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多