CL32B392MBCO,CL32B392MBCO pdf中文资料,CL32B392MBCO引脚图,CL32B392MBCO电路-Datasheet-电子工程世界

CL32B392MBCO: 产品描述Ceramic Capacitor, Multilayer, Ceramic, 50V, 20% +Tol, 20% -Tol, X7R, -/+15ppm/Cel TC, 0.0039uF, 1210,; 产品类别无源元件电容器; 文件大小252KB，共9页; 制造商SAMSUNG(三星); 官网地址http://www.samsung.com/Products/Semiconductor/; 标准

下载文档详细参数全文预览

CL32B392MBCO概述

Ceramic Capacitor, Multilayer, Ceramic, 50V, 20% +Tol, 20% -Tol, X7R, -/+15ppm/Cel TC, 0.0039uF, 1210,

Quartus2 每次调用Modelsim都对altera库编译一次: 有什么办法可以使Modelsim不用每次都对altera库进行编译以节省时间？那些所需要的库我自己也编译了一次并把加到modelsim.ini里面了，但Quartus2调用modelsim联合仿真时总会重新compile一次，浪费很多时间！如图示，cyclone是我原来编译好的库，cycloneii_ver是Q2调用modelsim生成的...; eeleader FPGA/CPLD

医疗影像的多内核处理器: Multicore processors bring innovation to medical imaging...; 安_然 DSP 与 ARM 处理器

Xilinx DCM的使用方法技巧: 大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Bl...; eeleader FPGA/CPLD

Hercules之一步一步建立基于N2HET的PWM工程与编译调试学习: 下面将引领大家一步一步从建立工程到调试过程的学习[size=4]首先先建立一个新的 HALCOGen工程启动HALCOGen[/size][size=4]然后点击 FIle → New → Project假如说你用的是TMS570 HDK 那就要选择 TMDX570LS31x 系列然后选择 TMDXTMS570LS31HDK工程名字与保存路径根据自己的填写并保存如下总图接着下一步就是...; anvy178 微控制器 MCU

Vishay新能源、航天/军工解决方案: 刚刚下载的“Vishay新能源、航天/军工解决方案”，如果大家有点不开活动链接的可以在这里下载，也提醒大家多多参加我们论坛的活动，积极参与哦！:)[[i] 本帖最后由 jjkwz 于 2013-1-17 08:58 编辑 [/i]]...; jjkwz 分立器件

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多