Y150621K5000AP0R,Y150621K5000AP0R pdf中文资料,Y150621K5000AP0R引脚图,Y150621K5000AP0R电路-Datasheet-电子工程世界

Y150621K5000AP0R: 产品描述Fixed Resistor, Metal Foil, 0.3W, 21500ohm, 300V, 0.05% +/-Tol, 2ppm/Cel, Through Hole Mount, 3011, RADIAL LEADED; 产品类别无源元件电阻器; 文件大小497KB，共6页; 制造商Vishay(威世); 官网地址http://www.vishay.com

下载文档详细参数全文预览

Y150621K5000AP0R概述

Fixed Resistor, Metal Foil, 0.3W, 21500ohm, 300V, 0.05% +/-Tol, 2ppm/Cel, Through Hole Mount, 3011, RADIAL LEADED

参数名称	属性值
是否Rohs认证	不符合
Objectid	1290742364
包装说明	RADIAL LEADED
Reach Compliance Code	compliant
ECCN代码	EAR99
其他特性	HIGH PRECISION, NON INDUCTIVE, STANDARD: MIL-PRF-55182/9
构造	Rectangular
JESD-609代码	e0
引线直径	0.635 mm
引线长度	25.4 mm
引线间距	5.08 mm
制造商序列号	RNC90S
安装特点	THROUGH HOLE MOUNT
端子数量	2
最高工作温度	175 °C
最低工作温度	-55 °C
封装高度	8.28 mm
封装长度	7.62 mm
封装形状	RECTANGULAR PACKAGE
封装形式	Radial
封装宽度	2.67 mm
包装方法	TR
额定功率耗散 (P)	0.3 W
额定温度	125 °C
参考标准	MIL-PRF-55182
电阻	21500 Ω
电阻器类型	FIXED RESISTOR
系列	RNC90Z
尺寸代码	3011
表面贴装	NO
技术	METAL FOIL
温度系数	2 ppm/°C
端子面层	Tin/Lead (Sn/Pb)
端子形状	WIRE
容差	0.05%
工作电压	300 V

【工程源码】【Modelsim常见问题】Port ‘xxxx’ not found in the connected module: 本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。这个报错很明显，是说你在例化的时候，被例化的模块中有个信号并不存在于真正的模块设计中，例如，用户编写一个二选一多路器模块，模块端口如下表左侧所示，但是在testbench或上层模块例化使用该模块时，例化内容如下表右侧所示：可以看到，例化时候，用了一个叫sel的端口，但是实际被例化的模块中并没有...; 小梅哥 Altera SoC

CC3200 Out of Box Application例程的一处错误: 第一次看到Out of Box例程里的温度时怀疑是不是温度传感器坏了后来一想可能温度的单位是华氏对于习惯使用摄氏单位国家的人，这个数值真不好理解今天翻代码发现一处错误，原来真是华氏，只不过这个F被sTempLen给耽误了应该是++的地方没有加，造成本来4个字节的数据变成3个所以正常情况下75后边会有一个空格然后是一个大写的F像CC32xx Out of Box Application.pdf里的那...; littleshrimp RF/无线

crc16 源代码分享: // Copyright 2007 Altera Corporation. All rights reserved. // Altera products are protected under numerous U.S. and foreign patents, // maskwork rights, copyrights and other intellectual property laws...; eeleader FPGA/CPLD

【FPGA设计问题】verilog 中敏感列表的三个信号沿: 在时钟clk的上升沿而且同时信号A 为高时发数据，可是信号A是有固定周期的（维持8个时钟的高），可是正巧时钟clk的上升沿的时候，仔细观察波形发现A其实还没有处于高（略微落后一点时间变成高），即，这8个时钟发8个数据，其中第一个就发不了。所以打算用A 的上升沿放敏感列表中来触发发送第一个数据，其他7位打算在 A处于高时，一一发送。这样敏感列表中就有复位喜欢RESET\ 时钟clk 、信号A。...; eeleader FPGA/CPLD

新手请教：我的P89V51RD2的Baudrate的计算--哪里有误？: 晶振: 32MHz用timer2做Baudrate设置TMOD = 0x21; //用mode3根据公式 Baud rate = fosc / (16 × (65536 − (RCAP2H, RCAP2L)))-----------------------------------------------------------------------------------------...; liluo44 51单片机

用430做过DS18B20的帮忙修改下程序: 用430做过DS18B20的帮忙修改下程序以下是主函数和18B20的主要部分请问还有什么问题？void main(){WDTCTL = WDTPW + WDTHOLD;P1DIR|=BIT2+BIT3+BIT4+BIT5+BIT6;BCSCTL1 = CALBC1_1MHZ;DCOCTL = CALDCO_1MHZ;lcdreset();clear_gcrom();while(1){uint i...; nwx8899 微控制器 MCU

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多