电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

VSD-32X12-UU1

产品描述Touch Screen Display VOA Switch Tray VSD
文件大小524KB,共2页
制造商JDS Uniphase Corporation ( VIAVI )
官网地址http://www.jdsu.com/index.html
下载文档 全文预览

VSD-32X12-UU1概述

Touch Screen Display VOA Switch Tray VSD

IP核设计的时钟占空比输出为啥不是1:1?
利用IP核设计的时钟占空比1:1,为什么程序下到实验板后从SignalTap II中看波形不是1:1,倒像是2:1.有没有人碰到和我一样的情况,是本来就没错,还是哪里出了问题?...
hms2006 FPGA/CPLD
我希望向计算机体系结构工程师的方向发展,该注意些什么
做了几年C++工程师,一直对底层开发和硬件感兴趣,想向体系结构的方向发展,打算先做单片机开发和FPGA开发,请有经验的先行者指导一二。...
shhuikun 嵌入式系统
EEWORLD QQ交流群
[b]EEWORLD QQ交流群:[/b]EEWORLD TI MCU 技术交流群224276144瑞萨MCU DIY活动交流 383376398EEworld NXP MCU交流群 259363488嵌入式群60215989EEWORLD STM 交流群23522709751单片机交流群20766859信号处理理论与应用16254999汽车电子群144575152015国赛群180817064E...
soso 为我们提建议&公告
MOC3031
MOC3031...
lorant 模拟电子
关于OSSemPend的问题
想请问一下大家有没有碰到过这种问题,就是信号量,当去Pend(注是永久等待),此时没有信号量Post但代码却没停留在Pend这句上,而是跳过了好几句,当有信号量Post时他,他就从这边开始运行,然后又停留在了这边,郁闷死了...
aslkop 实时操作系统RTOS
关于进程执行的小问题!以及答案
ARCHITECTURE behav OF cpout ISSIGNAL L:INTEGER := 0;SIGNAL S:INTEGER := 0;SIGNAL F:INTEGER := 0;SIGNAL FS:INTEGER := 0;SIGNAL tm_l:STD_LOGIC := '0';BEGINPROCESS(clk,tm_l)VARIABLE Flag:STD_LOGIC := '0'...
eeleader-mcu FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 751  1291  1424  1469  1673 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved