电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

8LT1-17F81BB

产品描述MIL Series Connector,
产品类别连接器    连接器   
文件大小81KB,共1页
制造商Esterline Technologies Corporation
下载文档 详细参数 全文预览

8LT1-17F81BB概述

MIL Series Connector,

8LT1-17F81BB规格参数

参数名称属性值
厂商名称Esterline Technologies Corporation
Reach Compliance Codeunknow
连接器类型MIL SERIES CONNECTOR
Base Number Matches1

文档预览

下载PDF文档
8LT Series
Dimensions
MIL-DTL-38999 Series I
Type 0 - Square flange receptacle
A
B
4 holes ØG
See Detail p.22
E
Panel cut out
ØC
Ø
F
D
Shell
size
09
1
1
1
3
15
1
7
1
9
21
23
25
A
Min
Max
Max. panel
thickness: 2.50
B
Min
Max
ØC
Min
1
4.40
1
7.65
21.40
24.65
1
3.49 27.82
29.24
33.70
36.92
40.06
Max
1
4.53
1
7.78
21.59
24.77
27.94
30.66
33.83
37.00
40.18
Min
D
Max
Min
23.70
26.05
28.50
30.85
33.20
36.40
39.55
42.75
46.00
E
Max
24.30
26.70
29.05
31.45
33.80
37.00
40.1
5
43.35
46.50
F
18.26
20.62
23.01
24.61
26.97
29.36
31.75
34.93
38.10
J
ØG
Min
Max
J
4 holes ØK
ØH
Min
1
5.70
18.70
21.80
25.00
28.30
31.00
34.20
37.30
40.50
H
J
18.26
20.62
23.01
24.61
26.97
29.36
31.75
34.92
38.10
K
±0.15
1
5.93 16.05
1
3.23
2.1
4
2.54
3.25
3.35
3.25
1 7
5.1
1
5.29
2.90
3.30
3.73
3.83
3.91
Type 1 - Cable connecting receptacle
A
B
E
See Detail p.22
ØC
ØF
D
Shell
size
9
1
1
1
3
15
1
7
1
9
21
23
25
Note: All dimensions are in millimeters (mm)
A
Min
Max
Min
B
Max
Min
1
4.40
1
7.65
21.40
24.65
1
3.23
1
3.49
27.82
29.24
33.70
ØC
Max
1
4.53
1
7.78
21.59
24.77
27.94
30.66
33.83
37.00
40.18
2.90
2.1
4
Min
D
Max
Min
18.35
21.65
2.54
25.05
27.25
30.78
34.05
37.45
3.30
41.45
45.93
E
Max
18.92
22.22
25.62
27.82
31.35
34.62
38.02
42.02
46.50
Min
21.80
25.10
28.50
30.70
34.10
37.50
40.90
44.90
49.40
ØF
Max
22.35
25.65
29.05
31.25
34.65
38.05
41.45
45.45
49.95
1
5.93
16.05
1 7
5.1
1
5.29
36.92
40.06
© 201 - SOURIAU
3
19
小惊喜!收到铁电开发板了
8938089381893824谢谢EEWORLD,谢谢TI!...
ming1006 微控制器 MCU
老外写的学位论文 class D 音频放大器设计
老外写的学位论文 A_Class_D_Audio_Amplifier...
linda_xia 模拟电子
FPGA起步ABC之代码风格
先说几句题外话,关于代码风格这部分,我非常努力地想把这部分写好,前前后后一共改了4版,但没有一版让自己满意,很遗憾! 我之所以愿意在代码风格这部分花如此之多的时间,两个原因: ......
tx_xy FPGA/CPLD
攒分,请无视
只为攒分...
wisper 嵌入式系统
pcb 经验谈
首次发帖,多多指教...
kaka22 PCB设计
can't open Verilog Design File
Error (10054): Verilog HDL File I/O error at moire_data.v(9): can't open Verilog Design File "E:kaifabanFPGAprojectmoire_datamoire_data1.txt" 编译时老出现上述错误,打开文件已经存 ......
yjm19860704 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1451  1178  1915  2573  1633  17  2  44  57  6 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved