TSHR-115-D-14-B-G,TSHR-115-D-14-B-G pdf中文资料,TSHR-115-D-14-B-G引脚图,TSHR-115-D-14-B-G电路-Datasheet-电子工程世界

TSHR-115-D-14-B-G: 产品描述Board Connector, 30 Contact(s), 2 Row(s), Male, Right Angle, 0.1 inch Pitch, Wire Wrap Terminal, Black Insulator, Receptacle; 产品类别连接器连接器; 文件大小171KB，共1页; 制造商Major League Electronics; 官网地址http://www.mlelectronics.com/

下载文档详细参数全文预览

TSHR-115-D-14-B-G概述

Board Connector, 30 Contact(s), 2 Row(s), Male, Right Angle, 0.1 inch Pitch, Wire Wrap Terminal, Black Insulator, Receptacle

参数名称	属性值
是否Rohs认证	不符合
Objectid	1163243364
Reach Compliance Code	compliant
ECCN代码	EAR99
其他特性	MATING PIN LENGTH=0.318 INCH
主体宽度	0.24 inch
主体深度	0.26 inch
主体长度	1.5 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD CONNECTOR
联系完成配合	GOLD (10) OVER NICKEL (50)
联系完成终止	Gold Flash (Au) - with Nickel (Ni) barrier
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
绝缘电阻	5000000000 Ω
绝缘体颜色	BLACK
绝缘体材料	GLASS FILLED POLYESTER
制造商序列号	TSHR
插接触点节距	0.1 inch
匹配触点行间距	0.1 inch
安装方式	RIGHT ANGLE
安装类型	BOARD
连接器数	ONE
PCB行数	2
装载的行数	2
最高工作温度	125 °C
最低工作温度	-65 °C
PCB接触模式	RECTANGULAR
PCB触点行间距	2.54 mm
电镀厚度	10u inch
额定电流（信号）	3 A
参考标准	UL
可靠性	COMMERCIAL
端子长度	0.602 inch
端子节距	2.54 mm
端接类型	WIRE WRAP
触点总数	30

求助，寻找一块TFT屏资料: 前段时间淘了块7寸TFT屏，可是苦于不知道如何寻找该屏资料，在网上查不到该屏信息，恳请各位大神赐教！...; imfoolman 嵌入式系统

【记录】 -- 基于ARM，Linux开发前的准备工作: [font=新宋体][size=4]发这个帖子是为了后续自己好在论坛里找到这些东西，人嘛，总是会有忘记的时候，记录下来，开发起来就顺畅一些。就比如上次自己发了一个帖子，写的自己ARM开发板的Makefile文件，还好是找到了，要不然又得花点时间自己写了（又得重温一遍），时间不等人，不希望什么事都从头开始，知道原理，是那么回事就行，重点放在板子开发上。[/size][/font][font=新宋体]...; ywlzh ARM技术

USB的VID/PID问题: 我打算在新设计的设备上，利用STM32的USB来代替传统的串口通信（因为很多笔记本都不提供串口，甚至很多新的台式机的主板的串口也是不外接出来的）。由于我司不是专门做USB设备的，最多也就是用用虚拟串口，最多也就可能用一下U盘方式来存储数据。所以想知道STM32有没有提供可让我们这种公司使用的CDC类VID/PID呢？...; icad stm32/stm8

入门级单片机仿真器编程器使用经验: 入门级单片机仿真器编程器价格低廉、结构简单，很适合初学者使用，但使用中会出现一些问题。现以本人使用这类产品的经历，谈谈使用中的经验。笔者手头有一台双龙公司生产的ＮＩＣＥ－８７５１仿真器和一台达爱思公司生产的ＤＩＣＥ－１００编程器。过去在４８６ＤＸ６６计算机的ＤＯＳ６．２２环境下工作正常。去年换了一台新计算机（赛扬６３３，１２８Ｍ内存，２０Ｇ硬盘），用ＷＩＮＤＯＷＳ９８启动盘启动后对硬盘分区格式化，...; lorant 单片机

求问一个xilinx 时钟使用的问题: 各位好！我有一个xilinx ML506的板子，下了个简单的组合逻辑电路测试结果OK。然后下个时序逻辑就出错了。。。我的代码如下：module LED( c, my_clk);input my_clk;output reg c;wire clk;initial beginc = 1;endalways @(posedge clk) beginc <= ~c;enddiv_clk uut (.my...; applelonger FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多