A01-14-A-B-B-2-G,A01-14-A-B-B-2-G pdf中文资料,A01-14-A-B-B-2-G引脚图,A01-14-A-B-B-2-G电路-Datasheet-电子工程世界

A01-14-A-B-B-2-G: 产品描述Board Connector, 14 Contact(s), 2 Row(s), Female, 0.1 inch Pitch, IDC Terminal, Locking, Gray Insulator, Plug,; 产品类别连接器连接器; 文件大小66KB，共1页; 制造商Don Connex Electronics Co Ltd

下载文档详细参数全文预览

A01-14-A-B-B-2-G概述

Board Connector, 14 Contact(s), 2 Row(s), Female, 0.1 inch Pitch, IDC Terminal, Locking, Gray Insulator, Plug,

参数名称	属性值
Objectid	305468447
Reach Compliance Code	unknown
ECCN代码	EAR99
主体宽度	0.272 inch
主体深度	0.567 inch
主体长度	0.885 inch
主体/外壳类型	PLUG
连接器类型	BOARD CONNECTOR
联系完成配合	AU
触点性别	FEMALE
触点材料	BRASS
触点模式	RECTANGULAR
触点电阻	30 mΩ
触点样式	SQ PIN-SKT
介电耐压	500VAC V
绝缘电阻	3000000000 Ω
绝缘体颜色	GRAY
绝缘体材料	GLASS FILLED POLYBUTYLENE TEREPHTHALATE
制造商序列号	A01
插接触点节距	0.1 inch
匹配触点行间距	0.1 inch
安装选项1	LOCKING
安装类型	CABLE
装载的行数	2
最高工作温度	105 °C
最低工作温度	-40 °C
电镀厚度	10u inch
极化密钥	POLARIZED HOUSING
额定电流（信号）	1 A
参考标准	UL
可靠性	COMMERCIAL
端接类型	IDC
触点总数	14

电磁兼容性设计基本方法: [b]接地[/b]接地是电子设备的一个很重要问题。接地目的有三个：(1)接地使整个电路系统中的所有单元电路都有一个公共的参考零电位，保证电路系统能稳定地干作。(2)防止外界电磁场的干扰。机壳接地可以使得由于静电感应而积累在机壳上的大量电荷通过大地泄放，否则这些电荷形成的高压可能引起设备内部的火花放电而造成干扰。另外，对于电路的屏蔽体，若选择合适的接地，也可获得良好的屏蔽效果。(3)保证安全工作。当...; qwqwqw2088 模拟与混合信号

不用频率计矫正ICOM IC-725频偏: 收了一台全新的ICOM的IC-725，作为收藏和研究用，使用中觉得该机操作简单便捷，接收不错，但频率有70HZ的频偏，正常显示的频率下听HAM的语音有变调，用725的RIT旋钮可以矫正接收频率，但却不能矫正发射频率，以至于和熟悉朋友通联时朋友说我的声音变调，听不出是我自己。为了证实这个情况，我自己做了一个测试：在家里另一个房间里放一台857D，频率设置在14.280MHZ,857的扬声器输出接FM...; Jacktang 无线连接

STM32 USB 初始化: 最近在搞STM32的USB模块，要做一个功能就是程序要知道USB是否在连接状态，现在用的是 bDeviceState 这个变量我在USB_init()中把这个变量初始化为bDeviceState = UNCONNECTED;，这个变量在上电初始化之后，会被USB Reset 初始化为：bDeviceState = ATTACHED;因此这样即使没有USB连接 bDeviceState还是等于 A...; lanshunhua stm32/stm8

IAR 下如何设置 JTAG 以调试 MSP430F135啊: 我下了个代码，也有个板子，代码是 IAR 工程的 MSP430 程序板子上的是MSPF135 的，留有JTAG 接口用H-JTAG 似乎找不到这个芯片啊，更不要说烧写了hex文件了。以前都是IAR +H-JTAG + JTAG 板子，调试程序的。现在想知道，MSP430 ，在IAR 如何设置？或是要啥其他软件配合？如何调试呢现在？谢谢...; lc123300798 微控制器 MCU

quartus 11 用 ModelSim 6.6d 仿真无法显示信号线: 如图，没有信号线，我有四根信号线的，是简单的加法器，应该是ModelSim 设置的问题吧？add_top.V 文件module add_top(sum,carry,a_in,b_in);input a_in,b_in;output sum,carry;wire a_in,b_in;wire sum,carry;assign sum = a_in ^ b_in;assign carry = a_in...; TDB FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多