DROF-C37S-I-203,DROF-C37S-I-203 pdf中文资料,DROF-C37S-I-203引脚图,DROF-C37S-I-203电路-Datasheet-电子工程世界

DROF-C37S-I-203: 产品描述D Type Connector, 37 Contact(s), Female, 0.109 inch Pitch, Solder Terminal, Plug; 产品类别连接器连接器; 文件大小326KB，共5页; 制造商Singatron Enterprises Co

下载文档详细参数全文预览

DROF-C37S-I-203概述

D Type Connector, 37 Contact(s), Female, 0.109 inch Pitch, Solder Terminal, Plug

参数名称	属性值
Objectid	1157698971
Reach Compliance Code	compliant
ECCN代码	EAR99
其他特性	FERRITE FILTER, 0.318 FTPRINT
主体宽度	0.494 inch
主体长度	2.729 inch
主体/外壳类型	PLUG
联系完成配合	AU ON NI
联系完成终止	GOLD
触点性别	FEMALE
触点材料	PHOSPHOR BRONZE
触点模式	STAGGERED
触点电阻	8 mΩ
触点样式	RND PIN-SKT
介电耐压	1000VAC V
滤波功能	YES
最大插入力	2.502 N
绝缘电阻	5000000000 Ω
绝缘体颜色	BLACK
绝缘体材料	GLASS FILLED POLYBUTYLENE TEREPHTHALATE
制造商序列号	DROF
插接触点节距	0.109 inch
匹配触点行间距	0.112 inch
安装选项2	JACKSCREW
安装方式	RIGHT ANGLE
安装类型	BOARD
PCB行数	2
装载的行数	2
最高工作温度	125 °C
最低工作温度	-55 °C
PCB接触模式	STAGGERED
PCB触点行间距	2.8448 mm
电镀厚度	5u inch
额定电流（信号）	5 A
参考标准	UL
可靠性	COMMERCIAL
外壳材料	THERMOPLASTIC
端子长度	0.125 inch
端子节距	2.7686 mm
端接类型	SOLDER
触点总数	37
撤离力-最小值	1.112 N

CC3200-LAUNCHXL 开发板测评报告: 非常感谢EEworld 电子工程世界与TI的帮助，拿到包裹后迫不及待的打开，包裹里有一本U盘笔记本，与一个CC3200小红板。很棒很开心。。。如今万物互联，物联网在各个产品中都有应用，大家想想，物联网还没出来前，我们每开发一种产品，销售后，如果你的产品有BUG，此时要更新，需要将产品收回，然后再升级，是不是非常不方便；但如果应用物联网技术，当我们发现产品有瑕疵时，可以通过WIFI或4G对我们卖出的...; Jacktang 无线连接

C51中general pointer(一般指针)与Memory_Specific Pointer(存储器指针)的区别？: C51中general pointer(一般指针)与Memory_Specific Pointer(存储器指针)的区别是什么呢？#define XBYTE((char*)0x20000L)XBYTE[0x8000]=0x41;这段程序是什么意思？望高手指点。...; 09930051321 嵌入式系统

2017 德州仪器重庆汽车电子研讨会，众多精彩，拭目以待: [i=s] 本帖最后由 qwqwqw2088 于 2017-10-22 16:21 编辑 [/i]还在为汽车车身控制解决方案发愁？想要设计低高效率、高性能的汽车LED照明方案？想了解EV/HEV车载充电及电机驱动解决方案？还在被选择汽车信息娱乐及全液晶仪表方案困扰？看TI高性价比方案能够给您带来怎样的无限惊喜！10 月 24 日 13：00 – 18：00重庆解放碑威斯汀酒店宴会 3 厅[alig...; qwqwqw2088 模拟与混合信号

在MSP432 LaunchPad上运行MicroPython: [i=s] 本帖最后由 dcexpert 于 2016-10-1 00:52 编辑 [/i][font=Tahoma, Helvetica, SimSun, sans-serif]首先需要下载国外网友BonifaceBassey移植的[/font][font=Tahoma, Helvetica, SimSun, sans-serif][url=https://github.com/Boniface...; dcexpert MicroPython开源版块

关于内部信号走全局时钟网络的问题: 各位大侠好，我现在有个问题没搞清楚，请教下.FPGA产生的一个内部频率信号怎么走全局时钟网，我目前是例化了这样一个代码,clk0是内部逻辑分频产生的信号BUFG myclock(.I(clk0),.O(clk1));想让clk1布局布线的时候走全局时钟网，但是貌似没有实现，请问是不是还少什么东西？求高手指点。。。...; 一丝执念 FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多