FPDF3D1442A11,FPDF3D1442A11 pdf中文资料,FPDF3D1442A11引脚图,FPDF3D1442A11电路-Datasheet-电子工程世界

FPDF3D1442A11: 产品描述Special Switch, Momentary, 0.2A, 12VDC, Solder Lug Terminal, Panel Mount; 产品类别机电产品开关; 文件大小361KB，共8页; 制造商APEM; 标准

下载文档详细参数全文预览

FPDF3D1442A11概述

Special Switch, Momentary, 0.2A, 12VDC, Solder Lug Terminal, Panel Mount

英特尔加速进军手机芯片市场: [i=s] 本帖最后由 jameswangsynnex 于 2015-3-3 19:56 编辑 [/i]5月下旬英特尔以3000万美元收购了以色列手机芯片厂商Comsys移动通信和信号处理公司。　　Comsys公司最初生产PC调制解调器，后来开发2G和2.5G手机调制解调器。在今年2月于西班牙举行的移动世界大会上，Comsys公司曾经展出组合版WiMAX/GSM调制解调器芯片。　　虽然英特尔目前尚...; 探路者移动便携

UCOS+ads: 我在移植ucos时遇到一些汇编方面的问题解决不了，我用的是S3C2410A开发板，开发环境是ADS1.2,移植步骤主要是在ucos官网上下了UCOSV2.8源码，同时下载了arm_ucos-110移植范例（针对S3C2410X），但是在编译的时候遇到了一些问题。Warning : C2873W: implicit return in non-void functionconsol.c line 1...; 好好盖房子实时操作系统RTOS

请求高手讲解下LED手电筒(大功率芯片的）驱动的开关控制的详细电路过程: 非常感谢好心人指点下，正在学这个，谢谢！...; meeagle Microchip MCU

Altera的时序约束问题: 有一个62.5Mhz的时钟clk_62M，我用语句 assign clk_62M_inv = ~clk_62M;生成一个反向时钟。时钟clk_62M和clk_62M_inv的周期是16ns,我希望把这两个时钟的上升沿的时间约束在7.5-8.5ns之间？该如何写约束呢？我用的是Altera的TimeQuest。谢谢...; lzxylwq FPGA/CPLD

fpga配置时的管脚状态(转帖）: 大多数的回答是：配置的时候所有的管脚默认是Z态。这个说法到底对不对呢？下面我谈谈自己使用的几款新品的情况。项目背景：开关信号发射机。初始状态要求IO信号都是低电平，来自控制DSP的发射控制信号触发IO开关信号的产生。上电的时候不能有高电平，否则引起发射机状态不稳，会产生问题。（1）VirtexII1000设作IO的信号在上电配置的过程中用示波器测量时高电平，大约在90ms左右，和配置时间基本一致。...; eeleader FPGA/CPLD

769DISCO到手，撸起袖子开干，EEWORLD DIY前篇: 我不是土豪，我生活拮据，但是我收到了梦寐以求的STM32F769DISCOVERY（什么？有坛友大吃一惊，你梦寐以求的竟然是垃圾ST？），这件快递来自祖国的心脏——北京市EEWORLD论坛总部-借用开发板事业部，好吧，我承认，这是我借的。不过在打开快递盒子那一刹那，令人大跌眼镜的一幕出现了，这块板子在运输中遭遇了虐待，已造成轻微残疾：尼龙腿断了一条，复位按键脑袋没了，固定液晶屏的螺丝掉了一个丢了一...; lcofjp DIY/开源硬件专区

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多