M80-4T11442F1-01-302-06-322,M80-4T11442F1-01-302-06-322 pdf中文资料,M80-4T11442F1-01-302-06-322引脚图,M80-4T11442F1-01-302-06-322电路-Datasheet-电子工程世界

M80-4T11442F1-01-302-06-322: 产品描述Board Connector, Female, Straight, Solder Terminal, Locking, Black Insulator, Plug; 产品类别连接器连接器; 文件大小1MB，共6页; 制造商Harwin; 官网地址http://www.harwin.com/; 标准

下载文档详细参数全文预览

M80-4T11442F1-01-302-06-322概述

Board Connector, Female, Straight, Solder Terminal, Locking, Black Insulator, Plug

参数名称	属性值
是否Rohs认证	符合
Objectid	308631816
Reach Compliance Code	compliant
ECCN代码	EAR99
主体宽度	0.219 inch
主体深度	0.205 inch
主体长度	2.047 inch
主体/外壳类型	PLUG
连接器类型	BOARD CONNECTOR
联系完成配合	AU
联系完成终止	Tin (Sn)
触点性别	FEMALE
触点材料	BERYLLIUM COPPER
触点电阻	25 mΩ
触点样式	RND PIN-SKT
耐用性	500 Cycles
绝缘电阻	100000000 Ω
绝缘体颜色	BLACK
绝缘体材料	GLASS FILLED POLYPHENYLENE SULPHIDE
JESD-609代码	e3
制造商序列号	M80
混合触点	YES
安装选项1	LOCKING
安装选项2	JACKSCREW
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
最高工作温度	125 °C
最低工作温度	-55 °C
电镀厚度	12u inch
额定电流（信号）	3 A
参考标准	UL
可靠性	COMMERCIAL
端子长度	0.118 inch
端接类型	SOLDER

精通Linux内核：智能设备开发核心技术: 精通Linux内核：智能设备开发核心技术共五篇，以从易到难的顺序详细剖析了Linux内核开发的核心技术。知识储备篇介绍了Linux的数据结构、中断处理、内核同步和时间计算等内容，这些是理解后续章节的前提。之后通过内存管理篇文件系统篇进程管理篇详细介绍了Linux的三大核心模块。*后的升华篇则融合了前面诸多模块展示了Linux内核开发在操作系统、智能设备、驱动、通信、芯片以及人工智能等热点领域的应用...; arui1999 下载中心专版

windows ce/Mobile 研发工程师北京: WinCE/Windows Mobile 研发工程师职位要求1、精通WinCE/Windows Mobile 下 C/C++嵌入式应用程序开发，有2年以上相关研发经验；2、精通EVC，VS 2005等开发工具；3、精通MFC，Win32用户界面相关类，API，熟悉TCP/IP, HTTP等网络协议；4、有导航，GIS相关产品研发经验优先地点：北京中关村附近公司背景纳斯达克上司公司薪资：面谈联系方...; zhao123ou 嵌入式系统

实业、资本与个人财富积累的疑惑: [b][font=宋体][size=10pt][b]我有三教九流的朋友，有收入颇高的互联网领域的职业经理人，有蛰伏国企、苦熬多年，终借国企改制转移原有资源、实现个人创业自身致富的遁世高人，也有市场销售一线的精英通过个人努力达成豪宅靓车的梦想，也有借所服务公司资本层面的操作实现个人财富的精英宠儿；[/b][/size][/font][/b][b][font=宋体][size=10pt][b]也有一批...; 亲善大使工作这点儿事

为什么GPIO中有的Pin要设为Pull_Up/Pull_Down?: 如题,其中有的pin为输入pin,有的pin为输出pin,但是为什么要设置一些pin的属性为pull up或者为pull down,pull up/pull down到底是干吗用的?根据什么来设的呢,聆听各位大虾的教诲!!...; suery 嵌入式系统

单个数码管verilog程序: module seg1(clk,a,seg);input clk;output a;output [7:0] seg;reg [7:0] seg;reg a;reg [23:0] cnt1;reg [3:0] cnt2;always @(posedge clk) begin a=1; end always @(posedge clk) begin if(cnt1!=24'hffffff) begi...; yinhailin FPGA/CPLD

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多