电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

74LVCH16244ADLRG4

产品描述Buffers & Line Drivers 16-Bit Buffer/Driver With 3-State Outputs
产品类别逻辑    逻辑   
文件大小980KB,共17页
制造商Texas Instruments(德州仪器)
官网地址http://www.ti.com.cn/
标准
敬请期待 详细参数 选型对比

74LVCH16244ADLRG4在线购买

供应商 器件名称 价格 最低购买 库存  
74LVCH16244ADLRG4 - - 点击查看 点击购买

74LVCH16244ADLRG4概述

Buffers & Line Drivers 16-Bit Buffer/Driver With 3-State Outputs

74LVCH16244ADLRG4规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Texas Instruments(德州仪器)
零件包装代码SSOP
包装说明SSOP, SSOP48,.4
针数48
Reach Compliance Codeunknow
控制类型ENABLE LOW
系列LVC/LCX/Z
JESD-30 代码R-PDSO-G48
JESD-609代码e4
长度15.875 mm
负载电容(CL)50 pF
逻辑集成电路类型BUS DRIVER
最大I(ol)0.024 A
湿度敏感等级1
位数4
功能数量4
端口数量2
端子数量48
最高工作温度85 °C
最低工作温度-40 °C
输出特性3-STATE
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码SSOP
封装等效代码SSOP48,.4
封装形状RECTANGULAR
封装形式SMALL OUTLINE, SHRINK PITCH
包装方法TAPE AND REEL
峰值回流温度(摄氏度)260
电源3.3 V
Prop。Delay @ Nom-Su4.1 ns
传播延迟(tpd)6.6 ns
认证状态Not Qualified
座面最大高度2.79 mm
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)1.65 V
标称供电电压 (Vsup)1.8 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子面层Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式GULL WING
端子节距0.635 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
宽度7.49 mm
Base Number Matches1

74LVCH16244ADLRG4相似产品对比

74LVCH16244ADLRG4 74LVCH16244ADGVRE4
描述 Buffers & Line Drivers 16-Bit Buffer/Driver With 3-State Outputs Buffers & Line Drivers Octal FET Bus Switch
是否无铅 不含铅 不含铅
是否Rohs认证 符合 符合
厂商名称 Texas Instruments(德州仪器) Texas Instruments(德州仪器)
零件包装代码 SSOP SOIC
包装说明 SSOP, SSOP48,.4 TSSOP, TSSOP48,.25,16
针数 48 48
Reach Compliance Code unknow unknow
控制类型 ENABLE LOW ENABLE LOW
系列 LVC/LCX/Z LVC/LCX/Z
JESD-30 代码 R-PDSO-G48 R-PDSO-G48
JESD-609代码 e4 e4
长度 15.875 mm 9.7 mm
负载电容(CL) 50 pF 50 pF
逻辑集成电路类型 BUS DRIVER BUS DRIVER
最大I(ol) 0.024 A 0.024 A
湿度敏感等级 1 1
位数 4 4
功能数量 4 4
端口数量 2 2
端子数量 48 48
最高工作温度 85 °C 85 °C
最低工作温度 -40 °C -40 °C
输出特性 3-STATE 3-STATE
输出极性 TRUE TRUE
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 SSOP TSSOP
封装等效代码 SSOP48,.4 TSSOP48,.25,16
封装形状 RECTANGULAR RECTANGULAR
封装形式 SMALL OUTLINE, SHRINK PITCH SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
包装方法 TAPE AND REEL TAPE AND REEL
峰值回流温度(摄氏度) 260 260
电源 3.3 V 3.3 V
Prop。Delay @ Nom-Su 4.1 ns 4.1 ns
传播延迟(tpd) 6.6 ns 6.6 ns
认证状态 Not Qualified Not Qualified
座面最大高度 2.79 mm 1.2 mm
最大供电电压 (Vsup) 3.6 V 3.6 V
最小供电电压 (Vsup) 1.65 V 1.65 V
标称供电电压 (Vsup) 1.8 V 1.8 V
表面贴装 YES YES
技术 CMOS CMOS
温度等级 INDUSTRIAL INDUSTRIAL
端子面层 Nickel/Palladium/Gold (Ni/Pd/Au) Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式 GULL WING GULL WING
端子节距 0.635 mm 0.4 mm
端子位置 DUAL DUAL
处于峰值回流温度下的最长时间 NOT SPECIFIED NOT SPECIFIED
宽度 7.49 mm 4.4 mm
Base Number Matches 1 1
单片机控制GSM模块
void Rs485_Do(void) interrupt 4 using 1{[size=0px]& K[/size]if(RI==l)[size=0px]% z& {/ a- N# G0 k[/size]{[size=0px]* {& F* F. [$ |! E8 d, r" E, H[/size]RI=0;RsBuq[RsPoint++]=SBUF;[size=0px]2 G9 ^2 y" ...
xujingxinna 单片机
今天上午十点是德科技直播【示波器在电子行业中的应用和技巧】
活动详情>>[url=https://www.eeworld.com.cn/huodong/keysight-20181227/index.html][b][color=#0000ff]示波器在电子行业中的应用和技巧[/color][/b][/url][color=#ff0000][b]直播时间:今天(1月24日)上午10:00-11:30[/b][/color]直播主题:本次直播主要讲解工程师最常...
EEWORLD社区 测试/测量
【设计工具】赛灵思工具及 IP 更新
赛灵思在努力帮助设计人员提高工作效率的同时,不断改进产品、IP 以及设计工具。我们将在此报告自 2011 年 7 月起,有关旗舰 FPGA 开发环境、ISE®设计套件以及赛灵思 IP 核的当前最新更新情况。产品更新包括 ISE 设计套件三个版本(逻辑、嵌入式和 DSP)的功能显著增强与新增特性。安装最新的 ISE 工具可以很轻松确保您实现最佳设计结果。...
keaaron FPGA/CPLD
TI的系统级静电放电保护指南
[i=s] 本帖最后由 dontium 于 2015-1-23 13:35 编辑 [/i]TI的系统级静电放电保护指南...
安_然 模拟与混合信号
EVC LISTCTRL
在EVC下LISTCTRL控件怎么透明拉???...
wangjinhua886 嵌入式系统
接收数据时溢出错误怎么理解
我的问题是:1:为什么RDR不会被覆盖?是不是因为是:数据只有当RXNE位被清零后才能从移位寄存器转移到RDR寄存器的原因(这句话在标题“溢出错误”第二句处)。[color=rgb(0, 0, 0)][font=SimSun][size=11pt][/size][/font][/color]2:注意里面说至少有一个数据丢失?当RXNE=1时 数据手册说RDR不会被覆盖,同样可以读出上一个数据,怎么...
electrics stm32/stm8

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 719  1080  1238  1599  1634 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved