M80-4T13401F3-05-322-08-321,M80-4T13401F3-05-322-08-321 pdf中文资料,M80-4T13401F3-05-322-08-321引脚图,M80-4T13401F3-05-322-08-321电路-Datasheet-电子工程世界

M80-4T13401F3-05-322-08-321: 产品描述Board Connector, Female, Straight, Solder Terminal, Locking, Black Insulator, Plug; 产品类别连接器连接器; 文件大小1MB，共6页; 制造商Harwin; 官网地址http://www.harwin.com/

下载文档详细参数全文预览

M80-4T13401F3-05-322-08-321概述

Board Connector, Female, Straight, Solder Terminal, Locking, Black Insulator, Plug

参数名称	属性值
Reach Compliance Code	compliant
ECCN代码	EAR99
主体宽度	0.219 inch
主体深度	0.205 inch
主体长度	3.78 inch
主体/外壳类型	PLUG
连接器类型	BOARD CONNECTOR
联系完成配合	AU
联系完成终止	TIN/LEAD
触点性别	FEMALE
触点材料	BERYLLIUM COPPER
触点电阻	25 mΩ
触点样式	RND PIN-SKT
耐用性	500 Cycles
绝缘电阻	100000000 Ω
绝缘体颜色	BLACK
绝缘体材料	GLASS FILLED POLYPHENYLENE SULPHIDE
制造商序列号	M80
混合触点	YES
安装选项1	LOCKING
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
最高工作温度	125 °C
最低工作温度	-55 °C
电镀厚度	12u inch
额定电流（信号）	3 A
参考标准	UL
可靠性	COMMERCIAL
端子长度	0.118 inch
端接类型	SOLDER

时间同步网络: 在通信领域，“同步”概念是指频率的同步，即网络各个节点的时钟频率和相位同步，其误差应符合标准的规定。目前，在通信网中，频率和相位同步问题已经基本解决，而时间的同步还没有得到很好的解决。时间同步是指网络各个节点时钟以及通过网络连接的各个应用界面的时钟的时刻和时间间隔与协调世界时（UTC）同步，最起码在全国范围内要和北京时间同步。时间同步网络是保证时间同步的基础，构成时间同步网络可以采取有线方式，也可...; 26979746 RF/无线

毕业设计，音频走线方面问题请教下各位: 上面是功放的原理图，音源是全志A33的核心板，接功放的6和11脚，P11和P12是喇叭。请问下铺地是直接整块板一起铺地呢？还是功放单独铺地，然后一根地线接到电源接口的滤波电容地还有怎么才能减少喇叭噪音呢，没有开声音喇叭也有电流音...; z45217 PCB设计

硬件调试问题：电源网络漏电: 小弟在调试一块主板，遇到了很奇怪的问题，请大家帮帮忙。小弟的板子分为CPU板和底板，通过一个200pin的插座相连。CPU板上有CPU，Flash，SDRAM和电源芯片，底板上有USB网卡等功能芯片，输入电压5V，从底板输入，通过200pin连接器给CPU板供电，CPU板上的电源芯片产生3.3和1.8V电压，除了给CPU供电外，还通过200pin连接器给底板的IC供电。目前调试的情况是：单独调试C...; 陶金嵌入式系统

出一块FPGA的开发板和 cortex M4 开发板: [i=s] 本帖最后由 2638823746 于 2014-6-27 15:25 编辑 [/i]两个板子跟新的一样，如果低于九成九新，买了完全可以退，最近缺点钱，就出了吧，FPGA 原价 1580元，二手1200元出，买来时间三月M4原价95 ，二手70元出。买来时间 2月需要的朋友联系我的QQ[font=Tahoma,][url=https://home.eeworld.com.cn/space...; 2638823746 淘e淘

jpeg编码: 请问DM368芯片如何去做实时编码工作，现在sensor获取的原始数据为yuv格式，需要编码实现jpeg格式，dvsdk上的示例中，有实现将图片数据的文件直接编码转为jpeg的方式，我想要直接将sensor获取的数据直接编码，再输出，具体该如何操作。...; huangyunxiang TI技术论坛

基于EDA工具的FPGA/CPLD开发流程: 1、文本/原理图编辑与修改。首先利用EDA工具的文本或图形编辑器将设计者的设计意图用文本（ABEL-HDL程序）或图形方式（原理图或状态图）表达出来。　　2、编译。完成设计描述后即可通过编译器进行排错编译，变成特定的文本格式，为下一步的综合做准备。　　3、综合。这是将软件设计与硬件的可实现性挂钩，是将软件转化为硬件电路的关键步骤。综合后HDL综合器可生成ENIF、XNF或VHDL等格式的网表...; aimyself FPGA/CPLD

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多