电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

1N4732AW

产品描述1.0 Watt Zener Diode 3.6 to 75 Volts
文件大小317KB,共4页
制造商MCC
官网地址http://www.mccsemi.com
下载文档 全文预览

1N4732AW概述

1.0 Watt Zener Diode 3.6 to 75 Volts

文档预览

下载PDF文档
MCC
Features
TM
Micro Commercial Components
  omponents
20736 Marilla
Street Chatsworth

  !"#
$ %    !"#
1N4729AW
THRU
1N4761AW
1.0 Watt
Zener Diode
3.6 to 75 Volts
Silicon planar power zener diodes
Low profile surface-mount package
Lead Free Finish/Rohs Compliant ("P"Suffix designates
Rohs
Compliant. See ordering information)
Moisture Sensitivity: Level 1
Halogen
free available upon request by adding suffix "-HF"
SOD123
A
B
C
E
Maximum Ratings
Operating Temperature: -55 C to +150 C
Storage Temperature: -55 C to +150 C
o
o
o
o
H
D
J
G
Electrical Characteristics @ 25 C Unless Otherwise Specified
DC Power
Dissipation
Forward
Voltage
Drop
Thermal
Resistance
Power Derating
o
from 100
C
P
d
1.0W
T
A
=25
o
C
o
DIM
A
B
C
D
E
G
H
J
V
F
R
th
JA
1.2V
100K/W
Note 1
P
tot
10mW/
o
C
DIMENSIONS
INCHES
MM
MIN
MAX
MIN
MAX
.140
.152
3.55
3.85
.100
.112
2.55
2.85
.055
.071
1.40
1.80
-----
.053
-----
1.35
.012
.031
0.30
.78
.006
-----
0.15
-----
-----
.01
-----
.25
-----
.006
-----
.15
NOTE
Note:
(1) Valid provided that electrodes at a distance
of 10mm from case are kept at ambient
temperature.
0.093"
0.036”
Revision:
A
w w w.mccsemi.com
1 of 4
2013/01/02
全新无堵塞CAN收发器
246181 全新无堵塞CAN收发器 可提供绝佳的性能和保护 点击了解详情...
橙色凯 模拟与混合信号
高薪诚聘单片机嵌入式兼职讲课老师
五颗星网校是工商局批准成立的正规培训机构。现诚聘单片机/嵌入式(51\MSP430\AVR\PIC\FREESCALE;ARM\DSP\FPGA\LINUX\LABVIEW)兼职讲课老师,晚上、周末线上上课,地域和性别不限,要求具有3年 ......
你是最美 工作这点儿事
MSP470mf066编译问题
我在用MSP470是在编译过程中遇到“#10008-D cannot find file "rtsv7M3_T_be_eabi.lib" 这一问题,而且我也换了多种编译器也解决不了,望你能与解答,非常感谢!附件图片是错误显示 ...
mhc_electric 微控制器 MCU
Micropython 红外防坠落小车实验教程
智能小车现在差不多是电子竞赛或者DIY中的主流了,寻迹,壁障,遥控什么的,相信大家也都见得很多了,这次就大家探讨一下防坠落小车的制作方法,不同于以往的是这次的程序不用C语言写, ......
loktar MicroPython开源版块
makefile问题,大家指教。
现在要把一个dhcp的源码,就是从网站上下载的源码。用arm上的编译器编译成在arm linux下运行的dhcp client。 存在问题:下载了源码,发现有configure makefile.am makefile.in configure.ac ......
edward_liu 嵌入式系统
FPGA的时钟约束问题
FPGA内用main clock产生分频时钟clk_div2,clk_div4 分频时钟各自驱动数千个FF,故分频后的net各自驱动一个bufg 两者之间有交互的数据 PR之后发现clk_div2到clk_div4有hold time的violation ......
水牛 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2224  411  2846  904  423  57  7  4  30  20 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved