电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

A-4880H

产品描述1.5 INCH, 8 X8 DOT MATRIX DISPLAY
文件大小121KB,共1页
制造商ETC1
下载文档 全文预览

A-4880H概述

1.5 INCH, 8 X8 DOT MATRIX DISPLAY

文档预览

下载PDF文档
C/A-4880X
1.5 INCH, 8 X 8 DOT MATRIX DISPLAY
Shape
Part No.
Common
Common
Cathode
Anode
Chip
Raw
Material
Emitted
Color
Wave
Length
λp(nm)
Electro-Optical Characteristics
Vf(V)20mA
Iv(ucd)10mA
Typ.
Max.
Typ.
Fig. No.
C-4880H
C-4880E
C-4880G
C-4880Y
C-4880SR
A-4880H
A-4880E
A-4880G
A-4880Y
A-4880SR
GaP
GaAsP/GaP
GaP
GaAsP/GaP
GaAlAs
Red
Hi.effi Red
Green
Yellow
Super Red
700
635
565
585
660
2.1
2.0
2.1
2.1
1.8
2.8
2.8
2.8
2.8
2.4
800
3600
3400
3400
10000
D89
Fig.D89
1.All dimension are in millimeters (inches).
2.Tolerance is
±0.25
mm (0.01”) unless otherwise specified.
帮我同学顶一下
大家都来顶一下 谢谢拉! ...
wenchuenyi000 单片机
请教:多路音频采集设计方案
现要做一套硬件,实现8路音频采集,采集后通过硬件上网络接口实时传输(与PC机),有人能提供技术支持吗?(选择哪些芯片?8路采集数据怎么管理、区分?一般DSP芯片不具备网络通信接口,怎么扩 ......
yuanwai001 DSP 与 ARM 处理器
Altera系列FPGA芯片IP核详解 .pdf
Altera系列FPGA芯片IP核详解 .pdf ...
zxopenljx FPGA/CPLD
一个关于延迟检测的问题
以下的代码,老是通不过编译,显示的错误是:Error (10822): HDL error at test17.vhd(384): couldn't implement registers for assignments on this clock edge 这段代码的主要意思是当speed2 ......
dandanzhou FPGA/CPLD
【Xilinx 设计问答】控制XST插入BUFFER的方法?
答:1.用BUFFER_TYPE的约束。具体使用方法XST USER GUIDE. 2.手动插入BUFG,然后设置允许使用BUFG的数量,那么手动插入的BUFG将拥有高优先级而先占用BUFG。 ...
eeleader FPGA/CPLD
msp430f147+MAX7219+ENCODER 實作
原先是用LaunchPad 來做這個項目,因為程序編譯後,超過G2231的Flash ROM的SIZE,於是翻箱倒櫃找出很久很久以前,我自己画的147PCB,上頭的MSP430F147是從淘寶購入的2手元件,說真的也是為了湊足3帖, ......
naga568 微控制器 MCU

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1638  803  723  844  636  17  27  42  8  30 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved