595D335X0016T8W,595D335X0016T8W pdf中文资料,595D335X0016T8W引脚图,595D335X0016T8W电路-Datasheet-电子工程世界

595D335X0016T8W: 产品描述CAPACITOR, TANTALUM, SOLID, POLARIZED, 16 V, 3.3 uF, SURFACE MOUNT, 0904, CHIP; 产品类别无源元件电容器; 文件大小120KB，共10页; 制造商Vishay(威世); 官网地址http://www.vishay.com

下载文档详细参数全文预览

595D335X0016T8W概述

CAPACITOR, TANTALUM, SOLID, POLARIZED, 16 V, 3.3 uF, SURFACE MOUNT, 0904, CHIP

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
厂商名称	Vishay(威世)
包装说明	, 0904
Reach Compliance Code	compli
ECCN代码	EAR99
其他特性	ESR AND RIPPLE CURRENT IS MEASURED AT 100KHZ
电容	3.3 µF
电容器类型	TANTALUM CAPACITOR
介电材料	TANTALUM (DRY/SOLID)
ESR	8600 mΩ
高度	1.1 mm
JESD-609代码	e0
漏电流	0.0005 mA
长度	2.2 mm
安装特点	SURFACE MOUNT
负容差	20%
端子数量	2
最高工作温度	125 °C
最低工作温度	-55 °C
封装形状	RECTANGULAR PACKAGE
封装形式	SMT
包装方法	TR, Embossed Plastic, 13 Inch
极性	POLARIZED
正容差	20%
额定（直流）电压（URdc）	16 V
纹波电流	60 mA
尺寸代码	0905
表面贴装	YES
Delta切线	0.06
端子面层	Tin/Lead (Sn60Pb40)
端子形状	WRAPAROUND
宽度	1.1 mm
Base Number Matches	1

nios ii 编译报错问题解决办法: [align=left]关键之处是把相应的编译软件改为与XP SP3或SP2的兼容模式，以管理员的模式运行即可[/align][align=left]I am sharing my personal experience here. I have been using Quartus II 9.1 and NIOS II IDE 9.1 on Windows 7 since they were r...; 陈停龙 FPGA/CPLD

SQL Server Compact 3.5+wince开发，现在碰到个问题: 菜鸟一枚，刚弄wince开发。现在碰到一个在很多老鸟看来很简单的问题，我想问一下。参照MSDN的做法，在wince窗体上拖了sdf文件。由于本机的wince仿真程序有问题，就直接生成解决方案，然后把bin目录下的exe文件和该sdf文件拿到wince设备下调试，但是结果是数据并不显示。求解！[img]http://hi.eeworld.net/attachment/201004/13/118906...; nean030588 WindowsCE

[USB-KW41Z] Kinetis Protocol Analyzer Adapter 驱动蓝屏: [i=s] 本帖最后由 allenliu 于 2017-8-4 10:32 编辑 [/i]在windows下安装 Kinetis Protocol Analyzer Adapter([url=http://www.nxp.com/products/microcontrollers-and-processors/more-processors/application-specific-mcus-mp...; allenliu NXP MCU

飞思卡尔coldfire开发板调试完成: [font=arial, simsun, sans-serif, 宋体][size=12px][font=��]采用飞思卡尔公司最近推出的一站式连接解决方案MCF52259，80MHZ主频，属于coldfire处理器系列的v2核心，在整个coldfire系列中算是低端-中端的过度产品，跟现在热门的STM32高端产品在一个水平线上。这次的开...; bluehacker NXP MCU

Verilog HDL 任意整数分频: //任意整数倍的分频器module CLK_Division(CLK_In,CLK_In_N,CLK_Out); input CLK_In; input [31:0] CLK_In_N; output CLK_Out; reg CLK_Out;reg [31:0] CLK_Count; reg [31:0] CLK_Count_H; //分频计数器高电平计数 reg [31:0] CLK_Coun...; eeleader FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多