SN74AHC125QDRQ1,SN74AHC125QDRQ1 pdf中文资料,SN74AHC125QDRQ1引脚图,SN74AHC125QDRQ1电路-Datasheet-电子工程世界

Datasheet> 器件分类 > 逻辑> 逻辑> SN74AHC125QDRQ1

SN74AHC125QDRQ1: 产品描述Buffers & Line Drivers Quad Bus Buff Gates W/ 3 St Otpt; 产品类别逻辑逻辑; 文件大小827KB，共14页; 制造商Texas Instruments(德州仪器); 官网地址http://www.ti.com.cn/; 标准

敬请期待详细参数选型对比

SN74AHC125QDRQ1在线购买

供应商	器件名称	价格	最低购买	库存
	SN74AHC125QDRQ1	-	-	点击查看	点击购买

SN74AHC125QDRQ1概述

Buffers & Line Drivers Quad Bus Buff Gates W/ 3 St Otpt

SN74AHC125QDRQ1规格参数

参数名称	属性值
Brand Name	Texas Instruments
是否无铅	含铅
是否Rohs认证	符合
厂商名称	Texas Instruments(德州仪器)
零件包装代码	SOIC
包装说明	SOP, SOP14,.25
针数	14
Reach Compliance Code	unknow
Factory Lead Time	1 week
控制类型	ENABLE LOW
系列	AHC/VHC/H/U/V
JESD-30 代码	R-PDSO-G14
长度	8.65 mm
逻辑集成电路类型	BUS DRIVER
最大I（ol）	0.008 A
位数	1
功能数量	4
端口数量	2
端子数量	14
最高工作温度	125 °C
最低工作温度	-40 °C
输出特性	3-STATE
输出极性	TRUE
封装主体材料	PLASTIC/EPOXY
封装代码	SOP
封装等效代码	SOP14,.25
封装形状	RECTANGULAR
封装形式	SMALL OUTLINE
包装方法	TAPE AND REEL
峰值回流温度（摄氏度）	NOT SPECIFIED
电源	3.3/5 V
Prop。Delay @ Nom-Su	8.5 ns
传播延迟（tpd）	13 ns
认证状态	Not Qualified
筛选级别	AEC-Q100
座面最大高度	1.75 mm
最大供电电压 (Vsup)	5.5 V
最小供电电压 (Vsup)	2 V
标称供电电压 (Vsup)	3.3 V
表面贴装	YES
技术	CMOS
温度等级	AUTOMOTIVE
端子形式	GULL WING
端子节距	1.27 mm
端子位置	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED
宽度	3.9 mm

SN74AHC125QDRQ1相似产品对比

	SN74AHC125QDRQ1	SN74AHC125QDRG4Q1	SN74AHC125QPWRG4Q1	SN74AHC125QPWRQ1
描述	Buffers & Line Drivers Quad Bus Buff Gates W/ 3 St Otpt	Automotive Catalog Quadruple Bus Buffer Gates With 3-State Outputs 14-SOIC -40 to 125	Automotive Catalog Quadruple Bus Buffer Gates With 3-State Outputs 14-TSSOP -40 to 125	Automotive Catalog Quadruple Bus Buffer Gates With 3-State Outputs 14-TSSOP -40 to 125
Brand Name	Texas Instruments	Texas Instruments	Texas Instruments	Texas Instruments
是否无铅	含铅	不含铅	不含铅	不含铅
是否Rohs认证	符合	符合	符合	符合
厂商名称	Texas Instruments(德州仪器)	Texas Instruments(德州仪器)	Texas Instruments(德州仪器)	Texas Instruments(德州仪器)
零件包装代码	SOIC	SOIC	TSSOP	TSSOP
包装说明	SOP, SOP14,.25	SOP, SOP14,.25	TSSOP, TSSOP14,.25	TSSOP, TSSOP14,.25
针数	14	14	14	14
Reach Compliance Code	unknow	compli	compli	compli
Factory Lead Time	1 week	1 week	1 week	8 weeks
控制类型	ENABLE LOW	ENABLE LOW	ENABLE LOW	ENABLE LOW
系列	AHC/VHC/H/U/V	AHC/VHC/H/U/V	AHC/VHC/H/U/V	AHC/VHC/H/U/V
JESD-30 代码	R-PDSO-G14	R-PDSO-G14	R-PDSO-G14	R-PDSO-G14
长度	8.65 mm	8.65 mm	5 mm	5 mm
逻辑集成电路类型	BUS DRIVER	BUS DRIVER	BUS DRIVER	BUS DRIVER
最大I（ol）	0.008 A	0.008 A	0.008 A	0.008 A
位数	1	1	1	1
功能数量	4	4	4	4
端口数量	2	2	2	2
端子数量	14	14	14	14
最高工作温度	125 °C	125 °C	125 °C	125 °C
最低工作温度	-40 °C	-40 °C	-40 °C	-40 °C
输出特性	3-STATE	3-STATE	3-STATE	3-STATE
输出极性	TRUE	TRUE	TRUE	TRUE
封装主体材料	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY
封装代码	SOP	SOP	TSSOP	TSSOP
封装等效代码	SOP14,.25	SOP14,.25	TSSOP14,.25	TSSOP14,.25
封装形状	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR
封装形式	SMALL OUTLINE	SMALL OUTLINE	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
包装方法	TAPE AND REEL	TR	TR	TR
峰值回流温度（摄氏度）	NOT SPECIFIED	260	260	260
电源	3.3/5 V	3.3/5 V	3.3/5 V	3.3/5 V
Prop。Delay @ Nom-Su	8.5 ns	8.5 ns	8.5 ns	8.5 ns
传播延迟（tpd）	13 ns	13 ns	13 ns	13 ns
认证状态	Not Qualified	Not Qualified	Not Qualified	Not Qualified
筛选级别	AEC-Q100	AEC-Q100	AEC-Q100	AEC-Q100
座面最大高度	1.75 mm	1.75 mm	1.2 mm	1.2 mm
最大供电电压 (Vsup)	5.5 V	5.5 V	5.5 V	5.5 V
最小供电电压 (Vsup)	2 V	2 V	2 V	2 V
标称供电电压 (Vsup)	3.3 V	3.3 V	3.3 V	3.3 V
表面贴装	YES	YES	YES	YES
技术	CMOS	CMOS	CMOS	CMOS
温度等级	AUTOMOTIVE	AUTOMOTIVE	AUTOMOTIVE	AUTOMOTIVE
端子形式	GULL WING	GULL WING	GULL WING	GULL WING
端子节距	1.27 mm	1.27 mm	0.65 mm	0.65 mm
端子位置	DUAL	DUAL	DUAL	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED	NOT SPECIFIED	NOT SPECIFIED	NOT SPECIFIED
宽度	3.9 mm	3.91 mm	4.4 mm	4.4 mm
ECCN代码	-	EAR99	EAR99	EAR99
计数方向	-	UNIDIRECTIONAL	UNIDIRECTIONAL	UNIDIRECTIONAL
JESD-609代码	-	e4	e4	e4
负载电容（CL）	-	50 pF	50 pF	50 pF
湿度敏感等级	-	1	1	3
最大电源电流（ICC）	-	0.04 mA	0.04 mA	0.04 mA
端子面层	-	Nickel/Palladium/Gold (Ni/Pd/Au)	Nickel/Palladium/Gold (Ni/Pd/Au)	Nickel/Palladium/Gold (Ni/Pd/Au)
翻译	-	N/A	N/A	N/A
Base Number Matches	-	1	1	1

推荐资源

【工程源码】【Modelsim常见问题】Analysis and Synthesis should be completed: 本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。Analysis and Synthesis should be completed successfully beforestarting RTL NativeLink Simulation问题原因仿真前需要在Quartus II中执行一次分析和综合。解决方法仿真前需要在Quartus II...; 小梅哥 Altera SoC

【信号处理】基于FPGA的DSP外部总线接口设计: 文章针对FPGA与DSP之间的总线协议,建立FPGA与DSP总线通信的接口框架,根据不同类型的DSP设计相应的时序协调电路,保证DSP与外部器件之间高速稳定的数据通信。使用该设计方法在Quartus Ⅱ进行仿真,时序满足DSP的读写时序要求。实验证明该方法满足实际使用要求。...; hangsky FPGA/CPLD

制导系统测试: [color=rgb(102, 102, 102)][font=Arial, Helvetica, sans-serif][size=14px]制导系统是现代武器的眼睛，精确制导武器在现代战争中发挥着越来越重要的作用。而随着雷达技术、总线技术、图像处理技术、微电子技术的发展，制导系统也向着复杂化、小型化、多功能方向发展，相关的测试系统也越来越复杂，涉及到信号处理机、雷达灵敏度、通讯系统、IQ/LV...; trueleven 工控电子

ESP32人脸识别开发板ESP-EYE的效果如何？: ESP系列产品的知名度挺高的，对于其网站上新推出ESP-EYE不知有谁测试过？效果如何？对于视觉识别在steam教育行业希望做出哪些应用，欢迎大家多交流。[b]补充内容 (2019-8-19 13:24):[/b] 我司专业做嵌入式视觉识别模块的，采用ESP32开发了MU视觉传感器3代，支持ArduinoMicro:bit以及掌控板，提供ArduinoMixlyMakecode以及micropy...; 杭州摩图科技 DIY/开源硬件专区

“2016 ROHM科技展”11月24日、25日上海会场即将开启！报名从速！！！: [align=left][b][font=微软雅黑][size=4][/size][/font][/b][/align][align=left][url=http://micro.rohm.com/cn/exhibition/technology2016.html?utm_medium=cpc&utm_source=(banner%20advertisement)&utm_campaign=CN_...; EEWORLD社区综合技术交流

BGA元器件及其返修工艺: BGA元器件及其返修工艺...; lorant PCB设计

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多