DDR DRAM, 128MX8, 0.5ns, CMOS, PBGA60, ROHS COMPLIANT, FBGA-60
参数名称 | 属性值 |
零件包装代码 | BGA |
包装说明 | BGA, BGA60,9X11,32 |
针数 | 60 |
Reach Compliance Code | compliant |
ECCN代码 | EAR99 |
访问模式 | MULTI BANK PAGE BURST |
最长访问时间 | 0.5 ns |
其他特性 | AUTO/SELF REFRESH |
最大时钟频率 (fCLK) | 266 MHz |
I/O 类型 | COMMON |
交错的突发长度 | 4,8 |
JESD-30 代码 | X-PBGA-B60 |
内存密度 | 1073741824 bit |
内存集成电路类型 | DDR DRAM |
内存宽度 | 8 |
功能数量 | 1 |
端口数量 | 1 |
端子数量 | 60 |
字数 | 134217728 words |
字数代码 | 128000000 |
工作模式 | SYNCHRONOUS |
组织 | 128MX8 |
输出特性 | 3-STATE |
封装主体材料 | PLASTIC/EPOXY |
封装代码 | BGA |
封装等效代码 | BGA60,9X11,32 |
封装形状 | UNSPECIFIED |
封装形式 | GRID ARRAY |
电源 | 1.8 V |
认证状态 | Not Qualified |
刷新周期 | 8192 |
自我刷新 | YES |
连续突发长度 | 4,8 |
最大压摆率 | 0.105 mA |
最大供电电压 (Vsup) | 1.9 V |
最小供电电压 (Vsup) | 1.7 V |
标称供电电压 (Vsup) | 1.8 V |
表面贴装 | YES |
技术 | CMOS |
端子形式 | BALL |
端子节距 | 0.8 mm |
端子位置 | BOTTOM |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved