CD4724BMN,CD4724BMN pdf中文资料,CD4724BMN引脚图,CD4724BMN电路-Datasheet-电子工程世界

CD4724BMN: 产品描述Dual 4-Bit, 8-Bit Addressable Latch; 产品类别逻辑逻辑; 文件大小146KB，共8页; 制造商National Semiconductor（TI ）; 官网地址http://www.ti.com

敬请期待详细参数

CD4724BMN概述

Dual 4-Bit, 8-Bit Addressable Latch

参数名称	属性值
是否Rohs认证	不符合
厂商名称	National Semiconductor（TI ）
包装说明	DIP, DIP16,.3
Reach Compliance Code	unknow
其他特性	1:8 DMUX FOLLOWED BY LATCH; RESET ACTIVE ONLY WHEN LATCH ENABLE IS HIGH
系列	4000/14000/40000
JESD-30 代码	R-PDIP-T16
JESD-609代码	e0
长度	19.305 mm
负载电容（CL）	50 pF
逻辑集成电路类型	D LATCH
位数	1
功能数量	1
端子数量	16
最高工作温度	125 °C
最低工作温度	-55 °C
输出极性	TRUE
封装主体材料	PLASTIC/EPOXY
封装代码	DIP
封装等效代码	DIP16,.3
封装形状	RECTANGULAR
封装形式	IN-LINE
峰值回流温度（摄氏度）	NOT SPECIFIED
电源	3/15 V
Prop。Delay @ Nom-Su	400 ns
传播延迟（tpd）	400 ns
认证状态	Not Qualified
座面最大高度	5.08 mm
最大供电电压 (Vsup)	15 V
最小供电电压 (Vsup)	3 V
标称供电电压 (Vsup)	5 V
表面贴装	NO
技术	CMOS
温度等级	MILITARY
端子面层	Tin/Lead (Sn/Pb)
端子形式	THROUGH-HOLE
端子节距	2.54 mm
端子位置	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED
触发器类型	LOW LEVEL
宽度	7.62 mm

Debussy编译出现问题，为什么？？？？: 有个模块Debussy编译老是会出现问题，illegal output port on inst .. port ..，其中..是模块名称和模块端口。但是感觉自己没有什么错误，不知道怎么搞的？自己也是设置的verilog2001的。其他真的没有想出来。...; eeleader FPGA/CPLD

PIC18系列单片机DIY个开发板: [align=left]准备使用microchip PIC18系列单片机DIY个开发板，用来业余调试实验或者做一些简单的物件。[/align][align=left][size=5][color=Magenta]各位伙伴有神马好的意见，欢迎指点。[/color][/size][/align][align=left]目前预计板子尺寸10cmX10cm,准备包含以下模块：[/align]...; mzb2012 Microchip MCU

为什么msp430连接不上电脑呢？: 我用的系统是win7，是不兼容？如何解决？[[i] 本帖最后由 Albertgreenabc 于 2012-6-25 13:07 编辑 [/i]]...; Albertgreenabc 微控制器 MCU

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ