电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

CAMSC3SBR

产品描述HCMOS Oscillator Extra Small Packaging Style Ultra Low Jitter
文件大小490KB,共3页
制造商ETC2
下载文档 全文预览

CAMSC3SBR概述

HCMOS Oscillator Extra Small Packaging Style Ultra Low Jitter

文档预览

下载PDF文档
HCMOS Oscillator
Extra Small Packaging Style
Ultra Low Jitter
Low Phase Noise
Immediate Delivery
CARDINAL
COMPONENTS
Platinum Series
CAMs
Part Numbering Example: CAMs C 3 Q Z - A5 B6 - XXX.XXXX TS
CAMs
C
3
Q
Z
A5
B6
XXX.XXXX
TS
SERIES
OUTPUT
PACKAGE STYLE
VOLTAGE
CAMs
C=HCMOS
3 = 3.2 X 2.5 Ceramic Q = 1.8 V
5 = 5.0 X 3.2 Ceramic
S = 2.5 V
7 = 5.0 X 7.0 Ceramic
L = 3.3 V
PACKAGING OPTIONS
OPERATING TEMP.
FREQUENCY
TRI-STATE
STABILITY
Blank = 0°C +70°C
B6 =
±100 ppm 1.5~133.000
TS = Tri-State
Blank = Bulk
MHz
PD= Power Down
T
= Tube
A5
= -20°C +70°C
BP = ±50 ppm
±25 ppm
BR =
Z
= -40°C +85°C
= Tape and Reel
A7
Specifications:
Description
Frequency Range:
Programmable to Any Discrete
Frequency
Available Stability Options:
Min
1.500
Typ
Max
133.000
Unit
MHz
-100
-50
-25
1.62
2.25
2.97
1.8
2.5
3.3
100
50
25
1.98
2.75
3.63
ppm
ppm
ppm
V
V
V
Supply Voltage Options:
(1.5–133 MHz)
Operating Temperature
Range Options:
Storage Temperature:
Aging (PPM/Year)
Ta=25C, Vdd=3.3V/2.5V
Output Level:
0
-20
-40
-55
+70
+70
+85
+125
±5
°C
°C
°C
°C
HCMOS
Packaging:
Tape and Reel (1K per Reel)
Tube
Operating Conditions:
Description
Vdd
Vdd
Min
1.62
100
Max
1.98
Unit
V
µ
S
Supply Voltage
Rise Time:
HCMOS
Max Capacitive Load on outputs for CMOS levels
Frequency: < 40 MHz
Frequency: 40–133 MHz
25
15
pF
pF
Cardinal Components, Inc., 155 Rt. 46 W, Wayne, NJ. 07470 TEL: (973)785-1333 FAX: (973)785-0053
E-Mail: sales@cardinalxtal.com
http://www.cardinalxtal.com
050907-REV. 1.1
1
拆了个器件 找不到资料 大家帮忙分析哈 三个电极
我两个图片 在报废的机子上拆的 391279391278 C B E ...
btty038 以拆会友
【MicroPython网友小疑惑】用它开发产品很容易被copy
你是不是也有此疑虑,用脚本语言开发产品,很容易也很容易,你怎么办?{:1_95:} 236740 ...
nmg MicroPython开源版块
bta16-600b对交流电压移相问题
今天看到一个电路 甚是好奇,但觊觎手头没有示波器,所以拿出来请教前辈们,电路图(BTA16为大致意思,当然实际比这复杂)如下。 74265 A1是交流输入,A2是输出,G是DB3(驱动BTA16),我也 ......
ligongxiaobie 模拟电子
FPGA连接DDR SDRAM的问题
DDR SDRAM管脚必须连接到FPGA的DQS脚吗,连接到普通的IO脚又有什么影响呢FPGA是484脚的,一个bank的脚有些少,所以一个bank内很难分得下全部的DDR SDRAM的引脚,分两个bank的话有什么要注意的? ......
eeleader FPGA/CPLD
终于搞定了,自己定义的数码管的全字符集,欢迎大家使用
终于搞定了,自己定义的数码管的全字符集,欢迎大家使用 408323 ...
fuckosoon2008 综合技术交流
【平头哥RVB2601创意应用开发】+GPIO的使用
本帖最后由 jinglixixi 于 2022-5-10 19:19 编辑 在解决了开发环境的构建后,首要学习的就是GPIO口的使用。其实,如果没有过高的设计要求,在通常的情况下基本上用GPIO口与延时函数相配合就 ......
jinglixixi 玄铁RISC-V活动专区

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2005  2506  1228  428  1110  11  2  47  49  42 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved