7105LHV71BES,7105LHV71BES pdf中文资料,7105LHV71BES引脚图,7105LHV71BES电路-Datasheet-电子工程世界

7105LHV71BES: 产品描述TOGGLE SWITCH,STRAIGHT,SPDT,(ON)-OFF-(ON),PC TAIL TERMINAL,TOGGLE,7; 产品类别机电产品开关; 文件大小1MB，共14页; 制造商C&K Components; 标准

下载文档详细参数全文预览

7105LHV71BES概述

TOGGLE SWITCH,STRAIGHT,SPDT,(ON)-OFF-(ON),PC TAIL TERMINAL,TOGGLE,7

参数名称	属性值
是否Rohs认证	符合
Reach Compliance Code	not_compliant
ECCN代码	EAR99
执行器角度	25 deg
执行器颜色	CHROME
执行器长度	0.84 inch
执行器材料	BRASS
执行器类型	TOGGLE
主体宽度	9.144 mm
主体高度	16.002 mm
主体长度或直径	19.05 mm
套管直径	0.314 inch
喷头长度	0.296 inch
套管类型	1/4-40
中心触点材料	COPPER ALLOY
中心触点镀层	GOLD OVER NICKEL
触点（直流）最大额定功率R负载	0.4VA@20VDC
触点功能	(ON)-OFF-(ON)
触点电阻	0.01 mΩ
介质耐电压	1400VAC V
电气寿命	100000 Cycle(s)
末端触点材料	COPPER ALLOY
末端触点镀层	GOLD OVER NICKEL
外壳材料	STAINLESS STEEL
绝缘电阻	1000000000 Ω
JESD-609代码	e4
制造商序列号	7000
安装特点	THROUGH HOLE-STRAIGHT
最高工作温度	85 °C
最低工作温度	-30 °C
PCB 孔数	7
密封	EPOXY
表面贴装	NO
开关动作	MOMENTARY
开关功能	SPDT
开关类型	TOGGLE SWITCH
端子面层	Gold (Au) - with Nickel (Ni) barrier
端子长度	0.185 inch
端子材料	COPPER ALLOY
端接类型	SOLDER

为什么我用kitl当断开后重新连接要下载整个镜像: 我用kitl调试的时候为什么断开后再连接却要下载整个镜像，如果要想在整个镜像的话那速度不是很慢，那和串口的调试有什么区别呢，可能只能看到寄存器的值了下面是我的kitl的显示的内容我的kitl成功了吗这个显示的消息是在pb的debug窗口下显示的The Kernel Debugger is waiting to connect with target.0 PID:0 TID:0 OEMInit D...; 紫皮书嵌入式系统

如何使用DFT App进行硬件加速仿真设计: 可测试性设计（DFT）在市场上所有的电子设计自动化（EDA）工具中是最不被重视的，纵然在设计阶段提高芯片的可测试性将会大幅缩减高昂的测试成本，也是如此。最近的分析数据表明，在制造完成后测试芯片是否存在制造缺陷的成本已增至占制造成本的 40%，这已达到警戒水平。　　DFT 可以降低通过问题器件的风险，如果最终在实际应用中才发现器件有缺陷，所产生的成本将远远高于在制造阶段发现的成本。它还能避免剔...; fish001 模拟与混合信号

你知道业界IQ最低的电量计是哪款吗？: [b][size=3]5.2μA、ModelGauge m5 EZ单节电池电量计，内置电流检测，它就是[/size][color=rgb(51, 51, 51)][size=3]目前业界I[/size][/color][color=rgb(51, 51, 51)]Q[/color][color=rgb(51, 51, 51)][size=3]最低的电量计，采用内置检流电阻和ModelGauge m...; eric_wang 电源技术

急求助!!!数据库中数据存放到byte[]数组中: 我想把数据集中的数据每个单元格的数据分高8位和低8位放到两个字节数组中,我的代码如下:string[] strswt=new string[200];byte[] strswth=new byte[200];byte[] strswtl=new byte[200];strswt[jk]=(string)dsline1.Tables[0].Rows[i]["switch"]; //dsline1为数...; pangxie 嵌入式系统

【FPGA代码学习】乘法器: 三位数相乘数学乘法表达式A1A2A3*B1B2B3-------------------------------------------+B3A1B3A2B3A3+B2A1B2A2B2A3+B1A1B1A2B1A3--------------------------------------------5列4列3列2列1列串行乘法器：[code]module multi_CX(clk, x, y, ...; 574433742 FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多