Y0076V0162VQ0L,Y0076V0162VQ0L pdf中文资料,Y0076V0162VQ0L引脚图,Y0076V0162VQ0L电路-Datasheet-电子工程世界

Y0076V0162VQ0L: 产品描述Array/Network Resistor, Divider, Metal Foil, 0.2W, 500ohm, 200V, 0.005% +/-Tol, 2ppm/Cel, Through Hole Mount, 4019, RADIAL LEADED; 产品类别无源元件电阻器; 文件大小458KB，共5页; 制造商Vishay(威世); 官网地址http://www.vishay.com

下载文档详细参数全文预览

Y0076V0162VQ0L概述

Array/Network Resistor, Divider, Metal Foil, 0.2W, 500ohm, 200V, 0.005% +/-Tol, 2ppm/Cel, Through Hole Mount, 4019, RADIAL LEADED

电压被拉低问题: 我在某宝买个语音模块调试时发现喇叭有杂音，接示波器看喇叭说话时5V电源有杂波，应该是不是电源的问题，是直流电源供的电。请问像这种电压被拉低的情况我该怎么滤掉？...; lemon0809 综合技术交流

俺来打擂了！！！: [color=#880088]#include REGX52.H[/color][color=#880088]#define u[color=#0000cc]char[/color] [color=#0000cc]unsigned[/color] [color=#0000cc]char[/color][/color][color=#880088]#define uint8 [color=#0000...; xwj 单片机

FPGA与DSP通信问题: [i=s] 本帖最后由 XuYong虚庸于 2020-6-22 19:37 编辑 [/i]各位，本人初次接触FPGA，设计一个图像数据的采集系统。将FPGA采集的数据传给DSP进行处理，DSP用的F28335，所以用的XINTF接口与FPGA相连（如图），FPGA端设计一个异步FIFO，让DSP以DMA方式读取FIFO中的数据。现在仿真得到的时序看，结果写满信号一直为高啊，读使能信号也一直是高，...; XuYong虚庸 FPGA/CPLD

快速写出“精确”的延时: 大家都知道精确延时在很多时候是很需要的，可是对于一直用c来写程序的人很难知道自己写的delay到底延时多久。举个例子吧，例如i2c的延时，有时需要delay 4个us，那我只需要写出一个delay为1us的然后再循环几次就差不多了。虽然循环会来带误差，只要循环次数少些，也不会太大的。如何呢确定一个1us的延时，大家可以写一个delay；voiddelay_us （unsigned shortn）...; weizhongc 51单片机

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多