54112-119-42-1150,54112-119-42-1150 pdf中文资料,54112-119-42-1150引脚图,54112-119-42-1150电路-Datasheet-电子工程世界

54112-119-42-1150: 产品描述Board Connector, 42 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle,; 产品类别连接器连接器; 文件大小67KB，共1页; 制造商Amphenol(安费诺); 官网地址http://www.amphenol.com/

下载文档详细参数全文预览

54112-119-42-1150概述

Board Connector, 42 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle,

参数名称	属性值
是否Rohs认证	不符合
Reach Compliance Code	compliant
ECCN代码	EAR99
主体宽度	0.19 inch
主体深度	0.453 inch
主体长度	2.1 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD CONNECTOR
联系完成配合	AU ON NI
联系完成终止	Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
绝缘电阻	5000000000 Ω
绝缘体颜色	BLACK
绝缘体材料	THERMOPLASTIC
JESD-609代码	e0
制造商序列号	54112
插接触点节距	0.1 inch
匹配触点行间距	0.1 inch
安装选项1	LOCKING
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	2
装载的行数	2
最高工作温度	125 °C
最低工作温度	-65 °C
PCB接触模式	RECTANGULAR
PCB触点行间距	2.54 mm
电镀厚度	30u inch
额定电流（信号）	3 A
参考标准	UL, CSA
可靠性	COMMERCIAL
端子长度	0.095 inch
端子节距	2.54 mm
端接类型	SOLDER
触点总数	42

驱动程序搭建: 我是一个驱动新手，前一段时间对用VC进行对I/O读写，对I/O读写过程中首先要加载驱动文件（.sys）,于是就想到如何写一个驱动文件（.sys），通过在网上搜索知道了写驱动文件（.sys）要装DDK（根据OS 版本和补丁），于是就搭建环境，VC6.0++，DDK（根据OS 版本和补丁），DriverStudio3.2,VC6.0++是用英文版本好还是中文版？那一个好？DriverStudio 3....; alexjoy 嵌入式系统

wince 中断驱动问题（回复有奖）.: 开发环境使用vs2005+wince6.0编译提示如下信息，什么原因？头文件没加？我找了好久没找到啊。1>.\InitKey.cpp(88) : error C2065: 'IOCTL_HAL_REQUEST_SYSINTR' : undeclared identifier1>.\InitKey.cpp(88) : error C3861: 'KernelIoControl': identifie...; Roycallus WindowsCE

高通神经形态芯片，围观起来: 先上两张图看看，详情点[url=https://www.eeworld.com.cn/manufacture/2014/0704/article_10199.html]这儿[/url]，说的都很清楚。...; nmg 嵌入式系统

TI MSP430资料汇总: MSP430 技术资料/培训讲解-MSP430常见问题(FAQ): http://www.deyisupport.com/question_answer/f/55/t/232.aspx-TI官方MSP430 LaunchPad大讲堂: http://www.deyisupport.com/question_answer/f/55/t/6046.aspx- SimpliciTI API中文翻译及英文...; wghmycl1985 TI技术论坛

verilog抢答器代码: [i=s] 本帖最后由 holmes94 于 2014-3-20 00:27 编辑 [/i]初学fpga，写一下有定时功能的抢答器，复位信号那一块总是写不好。:surrender:先上代码module a1(input reset,//主持人复位信号input clk,input in_a,input in_b,input in_c,input set,//开始信号output reg q_a,o...; holmes94 FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多