7201SY4V9BES,7201SY4V9BES pdf中文资料,7201SY4V9BES引脚图,7201SY4V9BES电路-Datasheet-电子工程世界

7201SY4V9BES: 产品描述TOGGLE SWITCH,STRAIGHT,DPDT,ON-ON,PC TAIL TERMINAL,TOGGLE,10; 产品类别机电产品开关; 文件大小1MB，共14页; 制造商C&K Components; 标准

下载文档详细参数全文预览

7201SY4V9BES概述

TOGGLE SWITCH,STRAIGHT,DPDT,ON-ON,PC TAIL TERMINAL,TOGGLE,10

参数名称	属性值
是否Rohs认证	符合
Reach Compliance Code	not_compliant
ECCN代码	EAR99
执行器角度	25 deg
执行器颜色	CHROME
执行器长度	0.42 inch
执行器材料	BRASS
执行器类型	TOGGLE
主体宽度	11.43 mm
主体高度	29.21 mm
主体长度或直径	15.748 mm
套管直径	0.465 inch
喷头长度	0.378 inch
套管类型	1/4-40
中心触点材料	COPPER ALLOY
中心触点镀层	GOLD OVER NICKEL
触点（直流）最大额定功率R负载	0.4VA@20VDC
触点功能	ON-ON
触点电阻	0.01 mΩ
介质耐电压	1400VAC V
电气寿命	100000 Cycle(s)
末端触点材料	COPPER ALLOY
末端触点镀层	GOLD OVER NICKEL
外壳材料	STAINLESS STEEL
绝缘电阻	1000000000 Ω
JESD-609代码	e4
制造商序列号	7000
安装特点	THROUGH HOLE-STRAIGHT
最高工作温度	85 °C
最低工作温度	-30 °C
PCB 孔数	10
密封	EPOXY
可焊性	MIL-STD
表面贴装	NO
开关功能	DPDT
开关类型	TOGGLE SWITCH
端子面层	Gold (Au) - with Nickel (Ni) barrier
端子材料	COPPER ALLOY
端接类型	SOLDER

晒WEBENCH设计的过程+设计一款高通滤波器电路: 1.设计题目：设计一款高通滤波器电路2.设计过程：先输入高通滤波器参数截止频率90000Hz衰减 -45dB衰减频率3000Hz双电源正负5V供电点击开始设计软件经过计算，提供了7套方案我们通过左侧的对比气泡图，进行筛选通过优化按钮选择0.2dB chebyshev方案，汉语名称是[color=#333333][font=arial, 宋体, sans-serif]切比雪夫带通滤波器[/font]...; qwqwqw2088 模拟与混合信号

1.关于PROTEL主要功能的粗略讲解: 这是一款用于设计电路的软件，它主要能实现的功能有以下几条：功能一：画出相对比较工整漂亮的原理图，比如下面的这个样例：　功能二：生成可以用于工厂生产的PCB制板文件。得到PCB的方法主要有三种，第1种：利用通过画原理图时同时产生的网络表文件进行自动布线，产生PCB文件。第2种：利用通过画原理图时同时产生的网络表文件在PEOTELPCB利用预拉线手工布线。第3种：是效率比较低的方式，即...; qianpu FPGA/CPLD

Samsung 2440 display + mouse bug.: 在 2440 WinCE 5.0 下, 接上 mouse 時, 若按下 left button 一直不放並向右下拉時, 螢幕上會出現一個虛線邊的方框, 此時 button 不要放再繼續往左上拉回時, 螢幕會出現 cursor 移動的軌跡.這個問題在 Samsung 2440 WinCE5, Freescale i.MX27, i.MX31 WinCE6 上都有, 但在 Marvell PXA270...; yiyi4567 嵌入式系统

应soso姐建议献丑下下: 呼呼·~还比较符合力学远离吧？第一次用漆包线和焊锡丝做造型，丑了点，大家见笑咯~能看得出来是什么么...; angelinzy 聊聊、笑笑、闹闹

求命啊大侠们，关于2812的CMD文件: 这个是CMD文件中的一段 .const:load= FLASHBPAGE0,run=RAML0L1PAGE1 { /*GetRunAddress */ __const_run=.; /*MarkLoadAddress*/ *(.c_mark) /*Allocate.const */ *(.const) /*ComputeLength */ __const_length=.-__const_run;...; e7ending 微控制器 MCU

关于DD2控制器IP 核调用问题: 各位老大，我今天直接调了个DDR2控制器IP核作为顶层，综合能过，加上DQ和DQS管脚约束，fitter时就报Error: The I/O standard LVDS cannot be used on the Bidir pin mem_clk[0].双向信号不能用差分。（使用stx3，直接用IP核作为顶层综合，未修改任何内容，只加了DQ和DQS管脚约束）DDR2 IP核用户手册又说：[font...; eeleader FPGA/CPLD

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多