7201P1Y4V81SE2,7201P1Y4V81SE2 pdf中文资料,7201P1Y4V81SE2引脚图,7201P1Y4V81SE2电路-Datasheet-电子工程世界

7201P1Y4V81SE2: 产品描述TOGGLE SWITCH,STRAIGHT,DPDT,ON-ON,PC TAIL TERMINAL,TOGGLE,10; 产品类别机电产品开关; 文件大小1MB，共14页; 制造商C&K Components; 标准

下载文档详细参数全文预览

7201P1Y4V81SE2概述

TOGGLE SWITCH,STRAIGHT,DPDT,ON-ON,PC TAIL TERMINAL,TOGGLE,10

参数名称	属性值
是否Rohs认证	符合
Reach Compliance Code	not_compliant
ECCN代码	EAR99
执行器角度	25 deg
执行器颜色	BLACK
执行器长度	0.84 inch
执行器材料	BRASS
执行器类型	TOGGLE
主体宽度	11.43 mm
主体高度	24.2062 mm
主体长度或直径	19.05 mm
套管直径	0.465 inch
喷头长度	0.378 inch
套管类型	1/4-40
中心触点材料	COPPER ALLOY
中心触点镀层	SILVER
触点（交流）最大额定R负载	2A@250VAC
最大触点电流（交流）	2 A
最大触点电流（直流）	5 A
触点（直流）最大额定R负载	5A@28VDC
触点功能	ON-ON
触点电阻	0.01 mΩ
最大触点电压（交流）	250 V
最大触点电压（直流）	28 V
介质耐电压	1400VAC V
电气寿命	100000 Cycle(s)
末端触点材料	COIN SILVER
末端触点镀层	SILVER
外壳材料	STAINLESS STEEL
绝缘电阻	1000000000 Ω
JESD-609代码	e3
制造商序列号	7000
安装特点	THROUGH HOLE-STRAIGHT
最高工作温度	85 °C
最低工作温度	-30 °C
PCB 孔数	10
密封	EPOXY
可焊性	MIL-STD
表面贴装	NO
开关功能	DPDT
开关类型	TOGGLE SWITCH
端子面层	Matte Tin (Sn) - with Nickel (Ni) barrier
端子材料	COPPER ALLOY
端接类型	SOLDER

LCD清屏函数问题: /************清屏***********/void lcd_clr( void ){unsigned char i,j,page;for( i = 0; i < 8; i++ )page = i;page = 0xb8write_cmd_L( pagewrite_cmd_L( 0x40 );for( j = 0; j < 64; j++ );write_dat_L( 0x00 );wr...; eeworld.com 单片机

EE_FPGA V1.0 PCB & 器件开始发送: 让大家等的太久了，终于全部采购完毕买器件真的是个体力活。:loveliness:做的不周到的地方，还望多多见谅。---------------------------------------------------------------------------------发的顺丰，注意查收张继飞 551056545375李萌 551056545384贾瑞平 551056545393李俊 5510...; chenzhufly EE_FPGA学习乐园

【TI经典】开关电源基础知识（TI培训电子书）: [align=left][font=黑体][size=5]亲爱的朋友们，又是星期一，小编来向大家报到哩~~~今天为大家送上TI培训的经典电子书一本！[/size][/font]:victory:[font=黑体][size=5]！[/size][/font][/align][align=left][font=黑体][size=5] [/size][/font][/align][align=left...; 德州仪器模拟与混合信号

好心人帮我看看我的AD7705程序: 大家好，我用AD7705做模数转换，结果程序有问题，大家帮我看看吧。转换出的数据高位总是1，跪求指点！！！这两天把我折磨死了，真是没有办法了啊/***********AD7705.H ************/#ifndef _AD7705_H#define _AD7705_H#define uchar unsigned char#define uintunsigned intsbit AD_DO...; moutainyang 单片机

跪求各位高手Simulink环境中FFT IP核系统实现的问题！: [align=left][size=5][/align]各位高手，现在本人在做的任务是，在Matlab/Simulink环境中，加载Altera的DSP Builder库文件，对FFT IP_Core进行测试，经过多天努力，结果一直不正确，肯定各位高手给予指点，不甚感激！！！1>感觉使能信号加载没有问题，结果却不正确；2>看有些资料说sink_ready信号要和sink_valid信号同步，可是s...; hailuo2012 FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多