54121-407-08-1300,54121-407-08-1300 pdf中文资料,54121-407-08-1300引脚图,54121-407-08-1300电路-Datasheet-电子工程世界

54121-407-08-1300: 产品描述Board Connector, 8 Contact(s), 1 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle,; 产品类别连接器连接器; 文件大小101KB，共1页; 制造商Amphenol(安费诺); 官网地址http://www.amphenol.com/

下载文档详细参数全文预览

54121-407-08-1300概述

Board Connector, 8 Contact(s), 1 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle,

参数名称	属性值
是否Rohs认证	不符合
Objectid	305722407
Reach Compliance Code	compliant
ECCN代码	EAR99
YTEOL	6.83
主体宽度	0.094 inch
主体深度	0.512 inch
主体长度	0.8 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD CONNECTOR
联系完成配合	SN ON NI
联系完成终止	Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
绝缘电阻	5000000000 Ω
绝缘体颜色	BLACK
绝缘体材料	POLYETHYLENE
JESD-609代码	e0
插接触点节距	0.1 inch
安装选项1	LOCKING
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	1
装载的行数	1
最高工作温度	125 °C
最低工作温度	-65 °C
PCB接触模式	RECTANGULAR
电镀厚度	79u inch
额定电流（信号）	3 A
参考标准	UL, CSA
端子长度	0.095 inch
端子节距	2.54 mm
端接类型	SOLDER
触点总数	8

MCU的DAC输出经过DAC0832: MCU的DAC输出经过DAC0832直接用MCU生成DAC岂不是更好？用DAC芯片DAC0832有哪些考虑？（生成正负反相的两组波形？）用MCU的两个PWM口也是直接可以做到的啊！DAC0832价格也挺贵...; QWE4562009 单片机

关于AD16原理图中移动元器件的问题: 在AD16原理图中移动元器，连接的导线会跟着动，怎么才能移动元器件而与之相连的线不动？...; zhangdaijinqf PCB设计

msp430引脚的使用问题: [backcolor=rgb(239, 245, 249)]请教大神，对于有多功能的引脚，一个引脚是否可以设置为一个模块的输出，同时又是另一个模块的输入？比如msp430fr5994，其中一个引脚的功能包含比较器的输出和定时器的捕获输入，可否把这个引脚同时设为比较器的输出和定时器的捕获输入？[/backcolor]...; tianxiaoya 微控制器 MCU

TI新出了个带以太网的芯片SimpleLink™ MSP432E4系列: [i=s] 本帖最后由 damiaa 于 2017-12-7 10:53 编辑 [/i][size=5][color=#008000][b]TI新出了个带以太网的芯片[/b][/color][/size]SimpleLink™ MSP432E4 Ethernet microcontrollers[b][color=#556b2f]MSP432E401Y[/color][/b][font...; damiaa TI技术论坛

抢EE新年福袋——晒我这里的新年: 这一年，过得也没什么特别的吧。大概有四个内容。1.串亲戚。2.锻炼。3.给父亲洗澡。4.母亲给我缝衣服。家乡没什么特别的习俗。吃饺子，贴春联，挂红灯。放鞭炮。看春晚，拜年。图片不上了。说说主要的几件事1.串亲戚。走了两三家。我们这一辈，大部分在工作，极少数在上学。谈论的内容也比较现实。听说家里附近的小区，房价竟然降了。前几年盖的楼。很少有人买。这些楼也包括为拆迁而准备的楼。但实际住户很少。也不...; ienglgge 聊聊、笑笑、闹闹

EEWORLD大学堂----通过Arria 10 FPGA硬核浮点DSP功能降低逻辑成本: 通过Arria 10 FPGA硬核浮点DSP功能降低逻辑成本：https://training.eeworld.com.cn/course/2043通过Arria 10 FPGA硬核浮点DSP功能降低逻辑成本...; chenyy FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多