ST7LITEU05
ST7LITEU09
8-bit MCU with single voltage Flash memory,
ADC, timers
PRELIMINARY DATA
Features
■
Memories
– 2K Bytes single voltage Flash Program mem-
ory with read-out protection, In-Circuit and In-
Application Programming (ICP and IAP). 10K
write/erase cycles guaranteed, data retention:
20 years at 55°C
– 128 bytes RAM
– 128 bytes data EEPROM. 300K write/erase
cycles guaranteed, data retention: 20 years at
55°C
Clock, Reset and Supply Management
– 3-level low voltage supervisor (LVD) and aux-
iliary voltage detector (AVD) for safe power-
on/off procedures
– Clock sources: internal trimmable 8MHz RC
oscillator, internal low power, low frequency
RC oscillator or external clock
– Five Power Saving Modes: Halt, Auto Wake
Up from Halt, Active-Halt, Wait and Slow
Interrupt Management
– 11 interrupt vectors plus TRAP and RESET
– 5 external interrupt lines (on 5 vectors)
I/O Ports
– 5 multifunctional bidirectional I/O lines
– 1 additional Output line
– 6 alternate function lines
– 5 high sink outputs
■
DIP8
SO8
150”
DFN8
2 Timers
– One 8-bit Lite Timer (LT) with prescaler in-
cluding: watchdog, 1 realtime base and 1 in-
put capture
– One 12-bit Auto-reload Timer (AT) with output
compare function and PWM
A/D Converter
– 10-bit resolution for 0 to V
DD
– 5 input channels
Instruction Set
– 8-bit data manipulation
– 63 basic instructions with illegal opcode de-
tection
– 17 main addressing modes
– 8 x 8 unsigned multiply instruction
Development Tools
– Full hardware/software development package
– Debug Module
■
■
■
■
■
■
Table 1. Device summary
Features
Program memory - bytes
RAM (stack) - bytes
EEPROM -bytes
Peripherals
ADC
Operating Supply
CPU Frequency
Operating Temperature
Packages
ST7ULTRALITE
ST7LITEU05
2K
128 (64)
-
128
LT Timer w/ Wdg, AT Timer w/ 1 PWM
10-bit
2.4V to 3.3V @f
CPU
=4MHz, 3.3V to 5.5V @f
CPU
=8MHz
up to 8MHz RC
-40°C to +125°C
SO8 150”, DIP8, DFN8, DIP16
1)
ST7LITEU09
Note 1: For development or tool prototyping purposes only. Not orderable in production quantities.
Rev. 1
May 2007
1/115
This is preliminary information on a new product now in development or undergoing evaluation. Details are subject to change without notice.
1
ST7LITEU05 ST7LITEU09
ST7LITEU05
ST7LITEU09 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
ST7LITEUSx
. . .
.
.
.
. .
.
.
.
. .
.
.
.
. .
.
.
.
. .
.
.
.
. .
.
.
.
.
.
.
.
. .
.
.
.
. .
.
.
.
. .
.
.
.
. .
.
.
.
. .
.
.
.
. .
.
.
.
. .
.
.
.
. .
.
.
.
. .
.
.
.
. .
.
.
.
. .
.
.
.
. .
.
.
.
. .
.
.
.
.
1
1 INTRODUCTION
.
4
2 PIN DESCRIPTION
5
1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
3 REGISTER & MEMORY .MAP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
8
2 PIN DESCRIPTION . . . . . .
4 FLASH PROGRAM MEMORY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11
3 REGISTER & MEMORY MAP
8
4.1 INTRODUCTION . . . . .
4 FLASH PROGRAM MEMORY
.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
4.2 MAIN FEATURES
4.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
4.3 PROGRAMMING . . . . .
4.2 MAIN FEATURESMODES. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
4.4 ICC INTERFACE . . . . . .
12
4.3 PROGRAMMING MODES. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
4.5 MEMORY PROTECTION
4.4 ICC INTERFACE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
12
4.6 RELATED DOCUMENTATION
4.5 MEMORY PROTECTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
4.7 RELATED DOCUMENTATION
4.6 REGISTER DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
5 DATA
REGISTER DESCRIPTION
.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
14
4.7
EEPROM . . . . . . . . . . . .
5.1 INTRODUCTION . . . . .
5 CENTRAL PROCESSING
.
UNIT
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
5.2 MAIN FEATURES
5.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
5.3 MAIN FEATURES
5.2 MEMORY ACCESS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
14
5.4 CPU REGISTERS . . . . .
5.3 POWER SAVING MODES. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
14
5.5 ACCESS ERROR HANDLING . . . . . . . . .
6 SUPPLY, RESET AND CLOCK MANAGEMENT
.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
6.1 DATA EEPROM READ-OUT PROTECTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
5.6 INTERNAL RC OSCILLATOR ADJUSTMENT
6.2 REGISTER DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
5.7
18
6.3 RESET SEQUENCE MANAGER
. . . . .
22
6 CENTRAL PROCESSING UNIT . . . . .
(RSM)
.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
19
6.1 REGISTER DESCRIPTION
19
6.4 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.2 MAIN FEATURES
19
7 INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . .
25
7.1 NON REGISTERSSOFTWARE.INTERRUPT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
6.3 CPU MASKABLE . . . . . . . . . . . . . . . . . . .
19
7.2 EXTERNAL INTERRUPTS . . . . . . . . . . .
7 SUPPLY, RESET AND CLOCK MANAGEMENT
.
. . . . . . . . .
.
. .
.
. . . . . . .
.
. .
.
. . . . . .
. .
. .
.
.
25
22
7.1 INTERNAL RC OSCILLATOR . . . . . . . . . . . .
7.3 PERIPHERAL INTERRUPTS .ADJUSTMENT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
25
7.2 REGISTER DESCRIPTION . . . . . . . . . . .
24
7.4 SYSTEM INTEGRITY MANAGEMENT.(SI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
7.3 RESET SEQUENCE
. . . . . . . . . . . . .
8 POWER SAVING MODES
MANAGER
.
(RSM)
.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . .
27
34
8.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
34
7.4 REGISTER DESCRIPTION
8.2 SLOW MODE
34
8 INTERRUPTS . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
31
8.1 WAIT MODE . . . . . . . . . . . . . . . . . . . . . .
8.3 NON MASKABLE. SOFTWARE.INTERRUPT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
35
8.2 ACTIVE-HALT AND HALT . . . . .
8.4 EXTERNAL INTERRUPTS MODES. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
36
8.3 PERIPHERAL INTERRUPTS . . . . . .
8.5 AUTO WAKE UP FROM HALT .MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
38
8.4 SYSTEM INTEGRITY MANAGEMENT
. . .
9 I/O PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . .
(SI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
42
9.1 INTRODUCTION . .
9 POWER SAVING MODES
.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
42
39
9.1 FUNCTIONAL DESCRIPTION
39
9.2 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
9.2 UNUSED I/O . . .
39
9.3 SLOW MODEPINS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
9.3 LOW MODE MODES
40
9.4 WAIT POWER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
9.4 ACTIVE-HALT . . . . . . . . . . . . .
9.5 INTERRUPTS AND. HALT. MODES. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
46
9.5 I/O PORT IMPLEMENTATION . . . . .
43
9.6 AUTO WAKE UP FROM HALT .MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
2/115
1
ST7LITEU05 ST7LITEU09
10 I/O PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.2 FUNCTIONAL DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.3 UNUSED I/O PINS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
10.4 LOW POWER MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
10.5 INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
10.6 I/O PORT IMPLEMENTATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
11 ON-CHIP PERIPHERALS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
11.1 LITE TIMER (LT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
11.2 12-BIT AUTORELOAD TIMER (AT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
11.3 10-BIT A/D CONVERTER (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
12 INSTRUCTION SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
12.1 ST7 ADDRESSING MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
12.2 INSTRUCTION GROUPS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
13 ELECTRICAL CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
13.1 PARAMETER CONDITIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
13.2 ABSOLUTE MAXIMUM RATINGS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
13.3 OPERATING CONDITIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
13.4 SUPPLY CURRENT CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
13.5 CLOCK AND TIMING CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
13.6 MEMORY CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
13.7 EMC CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
13.8 I/O PORT PIN CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
13.9 CONTROL PIN CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
13.1010-BIT ADC CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
14 PACKAGE CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
14.1 PACKAGE MECHANICAL DATA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
14.2 SOLDERING INFORMATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
15 DEVICE CONFIGURATION AND ORDERING INFORMATION . . . . . . . . . . . . . . . . . . . . . . . 105
15.1 OPTION BYTES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
15.2 ORDERING INFORMATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
15.3 DEVELOPMENT TOOLS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
15.4 ST7 APPLICATION NOTES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
16 REVISION HISTORY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
3/115
1
ST7LITEU05 ST7LITEU09
1 INTRODUCTION
The ST7ULTRALITE is a member of the ST7 mi-
crocontroller family. All ST7 devices are based on
a common industry-standard 8-bit core, featuring
an enhanced instruction set.
The ST7ULTRALITE features FLASH memory
with byte-by-byte In-Circuit Programming (ICP)
and In-Application Programming (IAP) capability.
Under software control, the ST7ULTRALITE de-
vice can be placed in WAIT, SLOW, or HALT
mode, reducing power consumption when the ap-
plication is in idle or standby state.
The enhanced instruction set and addressing
modes of the ST7 offer both power and flexibility to
Figure 1. General Block Diagram
Internal
Clock
software developers, enabling the design of highly
efficient and compact application code. In addition
to standard 8-bit data management, all ST7 micro-
controllers feature true bit manipulation, 8x8 un-
signed multiplication and indirect addressing
modes.
For easy reference, all parametric data are located
in
section 13 on page 74.
The devices feature an on-chip Debug Module
(DM) to support in-circuit debugging (ICD). For a
description of the DM registers, refer to the ST7
ICC Protocol Reference Manual.
AWU RC OSC
8-MHz RC OSC
External
Clock
LVD
V
DD
V
SS
PA3 / RESET
POWER
SUPPLY
ADDRESS AND DATA BUS
LITE TIMER
with WATCHDOG
PORT A
12-BIT AUTO-
RELOAD TIMER
CONTROL
8-BIT CORE
ALU
2K Byte
FLASH
MEMORY
PA5:0
(6 bits)
10-BIT ADC
DATA EEPROM
(128 Bytes)
RAM
(128 Bytes)
4/115
1
ST7LITEU05 ST7LITEU09
2 PIN DESCRIPTION
Figure 2. 8-pin SO and DIP Package Pinout
V
DD
PA5 (HS) / AIN4 / CLKIN
PA4 (HS) / AIN3 / MCO
PA3 / RESET
1
2 ei4
3 ei3
4
8
ei0 7
ei1 6
ei2 5
V
SS
PA0 (HS) / AIN0 / ATPWM / ICCDATA
PA1 (HS) / AIN1 / ICCCLK
PA2 (HS) / LTIC / AIN2
(HS) : High sink capability
eix : associated external interrupt vector
Figure 3. 8-pin DFN Package Pinout
V
DD
PA5 (HS) / AIN4 / CLKIN
PA4 (HS) / AIN3 / MCO
PA3 / RESET
1
2 ei4
3 ei3
4
8
ei0 7
ei1 6
ei2 5
V
SS
PA0 (HS) / AIN0 / ATPWM / ICCDATA
PA1 (HS) / AIN1 / ICCCLK
PA2 (HS) / LTIC / AIN2
(HS) : High sink capability
eix : associated external interrupt vector
5/115
1
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
