电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

SN74LS113N

产品描述DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP
产品类别逻辑    逻辑   
文件大小142KB,共4页
制造商Motorola ( NXP )
官网地址https://www.nxp.com
下载文档 详细参数 选型对比 全文预览

SN74LS113N概述

DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP

SN74LS113N规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称Motorola ( NXP )
包装说明DIP,
Reach Compliance Codeunknown
系列LS
JESD-30 代码R-PDIP-T14
JESD-609代码e0
长度18.86 mm
逻辑集成电路类型J-K FLIP-FLOP
位数2
功能数量2
端子数量14
最高工作温度70 °C
最低工作温度
输出极性COMPLEMENTARY
封装主体材料PLASTIC/EPOXY
封装代码DIP
封装形状RECTANGULAR
封装形式IN-LINE
峰值回流温度(摄氏度)NOT SPECIFIED
传播延迟(tpd)20 ns
认证状态Not Qualified
座面最大高度4.69 mm
最大供电电压 (Vsup)5.25 V
最小供电电压 (Vsup)4.75 V
标称供电电压 (Vsup)5 V
表面贴装NO
技术TTL
温度等级COMMERCIAL
端子面层Tin/Lead (Sn/Pb)
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
触发器类型NEGATIVE EDGE
宽度7.62 mm
最小 fmax30 MHz

文档预览

下载PDF文档
SN54/74LS113A
DUAL JK NEGATIVE
EDGE-TRIGGERED FLIP-FLOP
The SN54 / 74LS113A offers individual J, K, set, and clock inputs. These
monolithic dual flip-flops are designed so that when the clock goes HIGH, the
inputs are enabled and data will be accepted. The logic level of the J and K
inputs may be allowed to change when the clock pulse is HIGH and the
bistable will perform according to the truth table as long as minimum setup
times are observed. Input data is transferred to the outputs on the
negative-going edge of the clock pulse.
DUAL JK NEGATIVE
EDGE-TRIGGERED FLIP-FLOP
LOW POWER SCHOTTKY
LOGIC DIAGRAM
(Each Flip-Flop)
J SUFFIX
CERAMIC
CASE 632-08
14
1
Q
5(9)
6(8)
Q
SET (SD)
4(10)
J
3(11)
1(13)
CLOCK (CP)
K
2(12)
14
1
N SUFFIX
PLASTIC
CASE 646-06
14
1
D SUFFIX
SOIC
CASE 751A-02
ORDERING INFORMATION
MODE SELECT — TRUTH TABLE
INPUTS
OPERATING MODE
SD
Set
Toggle
Load “0” (Reset)
Load “1” (Set)
Hold
L
H
H
H
H
J
X
h
l
h
l
K
X
h
h
l
l
Q
H
q
L
H
q
Q
L
q
H
L
q
3
J
CP
OUTPUTS
SN54LSXXXJ
SN74LSXXXN
SN74LSXXXD
Ceramic
Plastic
SOIC
LOGIC SYMBOL
4
10
H, h = HIGH Voltage Level
L, I = LOW Voltage Level
X = Don’t Care
l, h (q) = Lower case letters indicate the state of the referenced input (or output)
l, h (q) =
one set-up time prior to the HIGH to LOW clock transition.
SD
Q
5
11
J
SD
Q
9
1
2
13
Q
6
12
CP
Q
8
K
K
VCC = PIN 14
GND = PIN 7
FAST AND LS TTL DATA
5-189

SN74LS113N相似产品对比

SN74LS113N SN74LS113D SN54LS113J SN54LS113A
描述 DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 880  937  105  1090  1376  18  19  3  22  28 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved