电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

PEG37SS-LBFT220

产品描述Board Connector, 37 Contact(s), 1 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, White Insulator, Receptacle
产品类别连接器    连接器   
文件大小119KB,共3页
制造商Crane Connectors
下载文档 详细参数 全文预览

PEG37SS-LBFT220概述

Board Connector, 37 Contact(s), 1 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, White Insulator, Receptacle

PEG37SS-LBFT220规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称Crane Connectors
Objectid1154646796
Reach Compliance Codeunknown
ECCN代码EAR99
主体宽度0.096 inch
主体深度0.098 inch
主体长度3.7 inch
主体/外壳类型RECEPTACLE
连接器类型BOARD CONNECTOR
联系完成配合AU ON NI
联系完成终止Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
触点性别MALE
触点材料PHOSPHOR BRONZE
触点模式RECTANGULAR
触点样式SQ PIN-SKT
介电耐压2100VAC V
绝缘电阻50000000000 Ω
绝缘体颜色WHITE
绝缘体材料GLASS FILLED POLYESTER
JESD-609代码e0
制造商序列号PEG
插接触点节距0.1 inch
安装方式STRAIGHT
安装类型BOARD
连接器数ONE
PCB行数1
装载的行数1
最高工作温度125 °C
最低工作温度-55 °C
PCB接触模式RECTANGULAR
电镀厚度10u inch
额定电流(信号)3 A
参考标准UL, CSA
可靠性COMMERCIAL
端子长度0.22 inch
端子节距2.54 mm
端接类型SOLDER
触点总数37
SAM4E板卡驱动OLED显示
[i=s] 本帖最后由 wudianjun2001 于 2015-1-30 15:13 编辑 [/i][align=left]SAM4E的板子到手有段时间了,最近太忙也没时间学,这两天抽点时间来学习了下用SAM4E的板子驱动OLED屏,手上有块ATMEL的OLED板子,用SAM4E的板子来驱动测试下。[/align][align=left]先看下SAM4E板子的外观,驱动OLED是使用的EXT3接...
wudianjun2001 单片机
mobile6.5上D3DM 是否支持rotation功能,看MS提供的sample上都不支持!
有个游戏在我的机子上横屏可以,竖屏data abort。我的机子默认是横屏800*480的,angle=0。切换到竖屏的时候,angle=90或者其他的,游戏都无法运行。看到一篇文章说不支持rotation,但是说在wm5.1的一些版本上不支持,所后续改了。目前我用wm6.5,怎么还有问题,难道目前还不支持吗?各位达人帮忙回复下!...
eq2001k 嵌入式系统
MSP430的非连续的IO并口输出矩阵键盘
在做msp430f5529的时候,发现没有那么多连续的IO口输出,只有一个P3是连续的8个口都有。所以我就想能不能使用不连续的IO口,就是取P2的高4位和P4的第四位来组成一组8个并口输出的控制扫描的矩阵键盘。因为我是新手嘛而且C语言基础也不是很好,所以代码写的比较繁琐,广大的网友看看就好图个乐呵。//这个是代码的延迟函数#include MSP430F235.htypedef unsigned ...
火辣西米秀 微控制器 MCU
wince下录音的问题
要做一个在wince下实现语音录制,播放的软件,功能已经实现,能够实现声音录制和播放。采用的是waveform来实现。现在遇到的一个问题是,程序在开发板上运行时,在录入声音后,回放的声音非常差,有很大噪声且原声很小。我在模拟器下运行程序,声音效果很好,可以排除麦克风的影响。参数配置如下:频率---11khz,数据位---8bit,单声道。请高手们不吝指教。...
liufan WindowsCE
请问mmMapIoSpace的原码在哪??
如题,就是用virtualAlloc和VirtuallCopy实现的mmMapIoSpace原代码在PB的哪个文件里吗??...
htjsmhj 嵌入式系统
【技术问题】用FPGA如何实现low power(upf)设计啊?
用FPGA如何实现low power(upf)设计啊?在芯片设计中要用到low power设计,DC综合时会读入upf文件,然后产生特殊单元,如level shift, isolation, retention register, alwayson,power switch等,那么用FPGA如何验证这类设计呢...
eeleader FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 363  486  672  1027  1087 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved