D-SUB-205A-09SRNDBY1,D-SUB-205A-09SRNDBY1 pdf中文资料,D-SUB-205A-09SRNDBY1引脚图,D-SUB-205A-09SRNDBY1电路-Datasheet-电子工程世界

D-SUB-205A-09SRNDBY1: 产品描述D Type Connector, 9 Contact(s), Female, 0.109 inch Pitch, Solder Terminal, M2.6, Plug; 产品类别连接器连接器; 文件大小124KB，共1页; 制造商PalPilot

下载文档详细参数全文预览

D-SUB-205A-09SRNDBY1概述

D Type Connector, 9 Contact(s), Female, 0.109 inch Pitch, Solder Terminal, M2.6, Plug

参数名称	属性值
是否Rohs认证	不符合
厂商名称	PalPilot
Reach Compliance Code	compliant
ECCN代码	EAR99
主体宽度	0.492 inch
主体深度	0.492 inch
主体长度	1.213 inch
主体/外壳类型	PLUG
联系完成配合	NOT SPECIFIED
联系完成终止	Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
触点性别	FEMALE
触点材料	NOT SPECIFIED
触点模式	STAGGERED
触点电阻	15 mΩ
触点样式	RND PIN-SKT
介电耐压	1000VAC V
绝缘电阻	3000000000 Ω
绝缘体颜色	WHITE
绝缘体材料	POLYAMIDE
JESD-609代码	e0
制造商序列号	205
插接触点节距	0.109 inch
匹配触点行间距	0.112 inch
安装选项1	M2.6
安装选项2	RIVET
安装方式	RIGHT ANGLE
安装类型	BOARD
PCB行数	2
装载的行数	2
最高工作温度	105 °C
最低工作温度	-55 °C
PCB接触模式	STAGGERED
PCB触点行间距	2.8448 mm
电镀厚度	3u inch
额定电流（信号）	3 A
参考标准	UL
可靠性	COMMERCIAL
外壳面层	NICKEL
外壳材料	STEEL
端子长度	0.125 inch
端子节距	2.7686 mm
端接类型	SOLDER
触点总数	9

汇编语言视频教程（中山大学版）: 我终于找到了下载地址ftp://210.51.180.252/bbs/computer/中山大学汇编语言教程01[www.TopSage.com].rar免费给大家了，有不明白的可留言...; chengroy 嵌入式系统

高通4.0.。。。。: 刚刚在网上看到，原定最近发布的高通4.0计划因为近来三星note7的爆炸事宜决定推迟到明年。哈哈，这note7炸弹的威力不同凡响啊！！...; 雨后的梧桐聊聊、笑笑、闹闹

TI纯正数字音频放大器TDAA系统: TI纯正数字音频放大器TDAA系统[size=4][b][/b][/size]...; qwqwqw2088 模拟与混合信号

一个女程序员的心酸和无奈: 一个女程序员的心酸和无奈说实话，真的累了。　　　　拼命再拼命，努力再努力，和男人们一起摸爬滚打，熬夜加班到凌晨，身心疲惫。　　　　偶尔被关心，也会装作坚强的一笑，连声说没事儿，程序界里无男女。　　　　和项目经理暗战了几万回合，终于熬到了主管的地位。却要时时提防甚至镇压小字辈的程序员。　　　　偶尔从一堆堆方案中抬头，看着软件园里并不晴朗的天空，会想，怎么自己就学理了呢？怎么就学会勾心斗角了呢？怎么就...; tiankai001 聊聊、笑笑、闹闹

启动代码: 这段代码谁能解释一下是什么意思？IF :DEF:__MICROLIB EXPORT __initial_sp EXPORT __heap_base EXPORT __heap_limitELSEIMPORT __use_two_region_memory EXPORT __user_initial_stackheap __user_initial_stackheapLDR R0, = Heap_M...; xinbako stm32/stm8

FPGA DCM时钟管理单元的理解: 看Xilinx的Datasheet会注意到Xilinx的FPGA没有PLL，其实DCM就是时间管理单元。-----------------------------------------------------[b]DCM概述[/b]DCM内部是DLL(Delay Lock Loop(?)结构,对时钟偏移量的调节是通过长的延时线形成的。DCM的参数里有一个PHASESHIFT（相移）,可以从0变到...; sadlife1000 FPGA/CPLD

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多