54122-418-20-1900R,54122-418-20-1900R pdf中文资料,54122-418-20-1900R引脚图,54122-418-20-1900R电路-Datasheet-电子工程世界

54122-418-20-1900R: 产品描述Board Connector, 40 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Kinked Leads Terminal, Locking, Black Insulator, Receptacle,; 产品类别连接器连接器; 文件大小107KB，共1页; 制造商Amphenol(安费诺); 官网地址http://www.amphenol.com/

下载文档详细参数全文预览

54122-418-20-1900R概述

Board Connector, 40 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Kinked Leads Terminal, Locking, Black Insulator, Receptacle,

参数名称	属性值
是否Rohs认证	不符合
厂商名称	Amphenol(安费诺)
Objectid	306209433
Reach Compliance Code	compliant
ECCN代码	EAR99
主体宽度	0.19 inch
主体深度	0.748 inch
主体长度	2 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD CONNECTOR
联系完成配合	SN ON NI
联系完成终止	Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
绝缘电阻	5000000000 Ω
绝缘体颜色	BLACK
绝缘体材料	THERMOPLASTIC
JESD-609代码	e0
制造商序列号	54122
插接触点节距	0.1 inch
匹配触点行间距	0.1 inch
安装选项1	LOCKING
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	2
装载的行数	2
最高工作温度	125 °C
最低工作温度	-65 °C
PCB接触模式	RECTANGULAR
PCB触点行间距	2.54 mm
电镀厚度	79u inch
额定电流（信号）	3 A
参考标准	UL, CSA
可靠性	COMMERCIAL
端子长度	0.12 inch
端子节距	2.54 mm
端接类型	SOLDER KINKED LEADS
触点总数	40

如何用VHDL设计一个延时器: 输入是一些随机产生的信号，要求所有的这些输入信号在延时100个时钟周期后循序输出。请问这个该如何设计？谢谢！...; eeleader-mcu FPGA/CPLD

嵌入式: 最近听说嵌入式很热。。。但一直搞不清嵌入式是干啥的？好像有ARM方向，linux方向等等，如果想接触进入这个行业，作为一名本科生，可以从哪些方面学习入手？请各位指点...; lindandaixu ARM技术

MOJO V3 ISE工程: ISE新建MOJO V3工程步骤1：启动ISE步骤2：新建工程步骤3：新建文件步骤4：综合步骤5：设置引脚随便保存下，到时候改UCF文件编辑好UCF文件后在点击执行最后生成编译文件右键 generate programming file 属性，设置生成.bin文件打开MOJO LOADER搞定~...; xutong EE_FPGA学习乐园

Beaglebone外围电路设计之驱动代码修改: 根据 [color=#996699][font=Arial, sans-serif][size=12px][url=http://software-dl.ti.com/dsps/dsps_public_sw/sdo_tii/TI_Android_DevKit/TI_Android_ICS_4_0_3_DevKit_3_0_1/exports/TI-Android-ICS-4.0.3-DevKit-...; 523335234 DSP 与 ARM 处理器

来看看老式变频器的操作面板: 如下图，此操作板里的主控芯片是STC89LE52，与装置通信是串口的形式，为了通信的可靠性还增加了一块差分驱动器sn75179b，显示用两块串转并的移位寄存器74HC595D来驱动3位8段及四位8段数码管，数码管的拉电流端用pnp管驱动，外带一个旋转电位计，八个独立按钮...; wugx 51单片机

提高时序和FPGA资源利用率的小技巧: 1.如果一个信号是由多个信号经过复杂的组合逻辑和时序逻辑产生的，那么应该将组合逻辑比较均匀的分布在各个reg变量前。不应当造成某些reg前面LUT里面没有组合逻辑，而另外一些reg前面的LUT里面组合逻辑过于复杂的情形。均匀分布不仅有利于时序，也能提高SLICE的资源利用率。例如：第一种：原始编码always @(posedge Clk or posedge Reset)begin if (Res...; eeleader FPGA/CPLD

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多