电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

SL3-054-S240/01-96

产品描述Board Connector, 54 Contact(s), 3 Row(s), Male, Straight, 0.1 inch Pitch, Wire Wrap Terminal, Locking, Black Insulator, Receptacle
产品类别连接器    连接器   
文件大小229KB,共2页
制造商E-tec Interconnect Ltd
标准
下载文档 详细参数 全文预览

SL3-054-S240/01-96概述

Board Connector, 54 Contact(s), 3 Row(s), Male, Straight, 0.1 inch Pitch, Wire Wrap Terminal, Locking, Black Insulator, Receptacle

SL3-054-S240/01-96规格参数

参数名称属性值
是否Rohs认证符合
厂商名称E-tec Interconnect Ltd
Reach Compliance Codecompliant
ECCN代码EAR99
主体宽度0.3 inch
主体深度0.1 inch
主体长度1.8 inch
主体/外壳类型RECEPTACLE
连接器类型BOARD CONNECTOR
联系完成配合AU
联系完成终止Tin (Sn)
触点性别MALE
触点材料BRASS
触点模式RECTANGULAR
触点电阻20 mΩ
触点样式SQ PIN-SKT
介电耐压500VAC V
绝缘电阻1000000000 Ω
绝缘体颜色BLACK
绝缘体材料POLYBUTYLENE TEREPHTHALATE
JESD-609代码e3
制造商序列号SL
插接触点节距0.1 inch
匹配触点行间距0.1 inch
安装选项1LOCKING
安装方式STRAIGHT
安装类型BOARD
连接器数ONE
PCB行数3
装载的行数3
最高工作温度105 °C
最低工作温度-40 °C
PCB接触模式RECTANGULAR
PCB触点行间距2.54 mm
电镀厚度10u inch
额定电流(信号)3 A
可靠性COMMERCIAL
端子长度0.62 inch
端子节距2.54 mm
端接类型WIRE WRAP
触点总数54
BSP中添加新驱动的步骤(@WinCE5.0环境)
各位,在下想在当前BSP包中添加一个自己定义的驱动,不知到具体的步骤是什么,各位大侠指点一二;(@WinCE5.0环境)我现在是这样做的:(假设添加的驱动名字为Test,在Src\Driver\目录下)1.在Src\Driver\目录下创建Test目录2.新建一个*.CPP的文件,新建source文件在Test目录下3.在BSP中的SRC\Driver目录下修改Dir文件把添加的驱动文件夹加进去;...
test654321 WindowsCE
晒WEBENCH设计的过程+设计一款输出9V@1A的电源
设计要求:输入DC14V~DC22V,输出9V@1A。第一步:打开TI官网,进入WEBENCH的“电源”选项。给据设计要求输入参数,点击“开始设计”。第二步:选择电源设计方案。在这里我们选择低EMI“Low EMI”。第三步:如果想修改电源参数,在“更改输入”修改相关参数并点击“重新计算”。确定参数后,在TI推荐的方案中选择具体的电源芯片方案。在这里我们选择“LMZ35003”作为本方案的电源芯片...
ltbytyn 模拟与混合信号
串口sci初始化求助
[font=宋体][color=lime][font=宋体]void InitSci(void)//[/font][/color][color=lime][font=宋体]这个函数不懂。[/font][/color][/font][color=lime][font=宋体][font=宋体]{[/font][/font][/color][color=lime][font=宋体][font=宋体]//...
gaoxiao 微控制器 MCU
arm9和linux开发有没有什么模拟软件?
想做在arm9和linux上的开发。但是没钱买板子,不知道有什么仿真软件没?就是他的功能与现实的开发板功能一样,大家知道都有那些啊?还有啊,大家认为什么书很好啊。给推荐几本好的书呗!...
zjwen Linux与安卓
Cyclone III FPGA开发板详细电路图
Cyclone III FPGA开发板详细电路图...
unbj FPGA/CPLD
弱下拉与强下拉,弱上拉和强上拉
弱下拉与强下拉,弱上拉和强上拉Altera与Xilinx内部提供的上下拉一般是弱的,也就是电阻都比较大,这样电流比较小,充电比较慢,导致上下拉的速度比较缓慢。这样做的好处,一是提供了上下拉供开漏电路使用,另一方面因为比较弱,可以由FPGA外面的电路来提供强下拉将其override掉。如果内部比较强,则不方便将其减弱。下面是一个人做的实验:今天做的实验就是发现一个开漏设计的上拉特别慢,慢得功能都出错...
drjloveyou FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 352  519  568  1272  1602 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved