电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

1812Y2000152GAR

产品描述Ceramic Capacitor, Multilayer, Ceramic, 200V, 2% +Tol, 2% -Tol, C0G, 30ppm/Cel TC, 0.0015uF, Surface Mount, 1812, CHIP, ROHS COMPLIANT
产品类别无源元件    电容器   
文件大小3MB,共9页
制造商Syfer
标准  
下载文档 详细参数 全文预览

1812Y2000152GAR概述

Ceramic Capacitor, Multilayer, Ceramic, 200V, 2% +Tol, 2% -Tol, C0G, 30ppm/Cel TC, 0.0015uF, Surface Mount, 1812, CHIP, ROHS COMPLIANT

1812Y2000152GAR规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Syfer
包装说明, 1812
Reach Compliance Codecompliant
ECCN代码EAR99
电容0.0015 µF
电容器类型CERAMIC CAPACITOR
介电材料CERAMIC
高度3.2 mm
JESD-609代码e3
长度4.5 mm
制造商序列号1812
安装特点SURFACE MOUNT
多层Yes
负容差2%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形状RECTANGULAR PACKAGE
封装形式SMT
包装方法TR, 13 INCH
正容差2%
额定(直流)电压(URdc)200 V
参考标准AEC-Q200
系列AEC-Q200
尺寸代码1812
表面贴装YES
温度特性代码C0G
温度系数-/+30ppm/Cel ppm/°C
端子面层Matte Tin (Sn) - with Nickel (Ni) barrier
端子形状WRAPAROUND
宽度3.2 mm
数模混合仿真及其应用
...
wzt FPGA/CPLD
大神们,小弟想做一个16*32的点阵,就是没我有好的准确的原理图和程序,
大神们,你们有做过吗?求分享下给我好吗?原理图及程序,要是有画好的就更好了,帮帮忙哦!...
我22 创意市集
IAR软件编程调试问题
各位大神 这个是IAR调试有哪些用途呢?怎么使用呀求详细解答和指导步骤感谢啦...
小飞侠859 微控制器 MCU
C语言如何给结构体中的数据定义位域?
正常如果给结构体成员设置大小应该是下边这样[code]typedef struct{char a:1;char b:1;char c:3;char d:3;}[/code]如果想在结构体中定义一个数组,规定数组中每个成员的位域大小应该怎么做?比如规定buf的长度为4,buf中的每个成员占2位,buf[4]一共占1个字节应该怎么做?char buf[4];...
littleshrimp 单片机
FPGA PLL 的问题
请问各位大侠 fpga提供的锁相环 锁定的结果是频率相等,相位差恒定,但每次使用锁相环最终锁定的相位差值是不变的吗??如果对时钟相位有要求的设计怎么办?...
eeleader FPGA/CPLD
我想问一下关于绘制原理图的问题
第一次绘制板子,我想在板子上弄一些孔,这些孔作为电源输入和信号的输出,这些孔我画原理图的时候防止什么元件呢?...
lengmian1001 PCB设计

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 424  669  804  1070  1247 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved