PEG18SS-LAQ,PEG18SS-LAQ pdf中文资料,PEG18SS-LAQ引脚图,PEG18SS-LAQ电路-Datasheet-电子工程世界

PEG18SS-LAQ: 产品描述Board Connector, 18 Contact(s), 1 Row(s), Male, Straight, 0.1 inch Pitch, Wire Wrap Terminal, White Insulator, Receptacle; 产品类别连接器连接器; 文件大小119KB，共3页; 制造商Crane Connectors

下载文档详细参数全文预览

PEG18SS-LAQ概述

Board Connector, 18 Contact(s), 1 Row(s), Male, Straight, 0.1 inch Pitch, Wire Wrap Terminal, White Insulator, Receptacle

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
厂商名称	Crane Connectors
Reach Compliance Code	unknown
ECCN代码	EAR99
主体宽度	0.096 inch
主体深度	0.098 inch
主体长度	1.8 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD CONNECTOR
联系完成配合	GOLD (10) OVER NICKEL (50)
联系完成终止	Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
DIN 符合性	NO
介电耐压	2100VAC V
滤波功能	NO
IEC 符合性	NO
绝缘电阻	50000000000 Ω
绝缘体颜色	WHITE
绝缘体材料	GLASS FILLED POLYESTER
JESD-609代码	e0
MIL 符合性	NO
制造商序列号	PEG
插接触点节距	0.1 inch
插接信息	MULTIPLE MATING PARTS AVAILABLE
混合触点	NO
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	1
装载的行数	1
最高工作温度	125 °C
最低工作温度	-55 °C
选件	GENERAL PURPOSE
PCB接触模式	RECTANGULAR
电镀厚度	10u inch
额定电流（信号）	3 A
参考标准	UL, CSA
可靠性	COMMERCIAL
端子长度	0.125 inch
端子节距	2.54 mm
端接类型	WIRE WRAP
触点总数	18
UL 易燃性代码	94V-0

SAA1064T I2C 四位 LED 驱动器: 前面介绍了很多的芯片来做四位的LED驱动电路今天我们还来介绍一下另一个芯片...; rain 电源技术

flash烧写问题: 我的芯片是6416 1Ghz，flash是am29lv400bt，用作8位异步存储器我将ce1空间定义为0x02a08a00，现在的情况是，能够擦除，但是无法烧写，这是为什么呢？我的烧写实验如下：在烧写程序里加一个boot.asm，将其定位在0x0开头的空间，然后程序对此段进行搬移：烧写程序如下：void flash_write(volatile unsigned char *addr,volat...; x700xt 模拟与混合信号

【聊聊DSP】DSP你是我的眼: [align=left][color=#000000]曾经一直很懵懂，听过[font=Times New Roman]DSP[/font]这个名词，但是一直不知道这是个什么东西，也上过数字信号处理，但是连[font=Times New Roman]DSP[/font]长什么样子也不知道它能干什么。[/color][/align][align=left][color=#000000][font=Ti...; 刹那光辉 DSP 与 ARM 处理器

分享电流检测电阻的要求及特点: 电流检测电阻是随电流测量、电流控制的要求开发出来的一种特殊电阻。电流的测量范围很广，从几毫安到几十安；测量的精度要求不同，电流检测电阻也有不同的规格以满足不同的需要。本文主要介绍高精度电流检测电阻，其主要要求及特点如下。　　1、RS的阻值小于10Ω　　为减少在RS上的电压降及减小在RS上的功率损耗，RS的阻值要求小。一般在大电流测量时（几安到几十安）要采用毫欧级的RS。例如，检测电流为...; fish001 模拟与混合信号

FPGA管脚分配考虑因素: 分配的引脚所属的IO Bank不同有关系吗？引脚的分配除了要考虑专用引脚和用户引脚的区别外，还要考虑什么因素？首先说IO standard：这个是用于支持对应不同的电平标准。FPGA IO口的电压由IO bank上的VCC引入。一个bank上引入3.3V TTL电平，那么此时整个bank上输出3.3V的TTL电平。设置这个第一是为了和current strength一起计算功率。第二个是用于在IO...; eeleader-mcu FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多