电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

OC-32A-2048

产品描述3.2X2.5X1.2mm / SMD / HCMOS/TTL Oscillator
文件大小34KB,共1页
制造商Caliber
官网地址http://www.caliberelectronics.com/
下载文档 全文预览

OC-32A-2048概述

3.2X2.5X1.2mm / SMD / HCMOS/TTL Oscillator

文档预览

下载PDF文档
OC-32 Series
3.2X2.5X1.2mm / SMD / HCMOS/TTL Oscillator
Lead-Free
RoHS Compliant
C A L I B E R
Electronics Inc.
PART NUMBERING GUIDE
Package
OC-32
= 3.3Vdc
OC-32A = 1.8Vdc
OC-32B = 2.5Vdc
Inclusive Stability
100= +/-100ppm, 50= +/-50ppm, 30= +/-30ppm, 25= +/-25ppm,
20= +/-20ppm
Environmental/Mechanical Specifications on page F5
OC-32A- 100 48 A T - 30.000MHz
Pin One Connection
T = Tri State Enable High
Output Symmetry
Blank = 40/60%, A = 45/55%
Operating Temperature Range
Blank = -10°C to 70°C, 27 = -20°C to 70°C, 48 = -40°C to 85°C
ELECTRICAL SPECIFICATIONS
Frequency Range
Operating Temperature Range
Storage Temperature Range
Supply Voltage
Input Current
1.544MHz to 32.000MHz
and 32.768kHz
36,001MHz to 70.000MHz
70.001MHz to 125.000MHz
Inclusive of Operating Temperature Range, Supply
Voltage and Load
w/HCMOS or TTL Load
wHCMOS or TTL Load
Revision: 2006-C
1.544MHz to 80.000MHz /
32.768kHz (@ 3.3V)
-10°C to 70°C / -20°C to 70°C / -40°C to 85°C
-55°C to 125°C
A=1.8Vdc / B=2.5Vdc / BLANK=3.3Vdc ±10%
2mA Maximum
3mA Maximum
4mA Maximum
(3.3v, 2.5v, 1.8v)
(3.3v, 2.5v, 1.8v)
(3.3v, 2.5v, 1.8v)
Frequency Tolerance / Stability
Output Voltage Logic High (Voh)
Output Voltage Logic Low (Vol)
Rise / Fall Time
Duty Cycle
Load Drive Capability
Pin 1 Tristate Function
Aging (@ 25°C)
Start Up Time
Absolute Clock Jitter
One Sigma Clock Jitter
±100ppm, ±50ppm, ±30ppm, ±25ppm, ±20ppm,
(±50ppm for 32.768kHz only)
90% of Vdd Min. / Ioh=-8mA
10% of Vdd Max. / Iol=8mA
10% to 90% of Waveform w/HCMOS Load; 0.4Vdc to 2.4V w/TTL Load / 6nSec Max.
@1.4Vdc w/TTL Load; @50% w/HCMOS Load
@1.4Vdc w/TTL Load or w/HCMOS Load
50 ±10% (Standard)
50±5% (Optional)
15pF HCMOS Load
Pin 1 = H or Open / Output Active at pin 3
Pin 1 = L / High Impedance at pin 3
±5ppm / year Maximum
10mSeconds Maximum
±250pSeconds Maximum
±50pSeconds Maximum
NOTE: A 0.01uF bypass capacitor should be placed between Vdd (Pin 4) and GND (Pin 2) to minimize power supply line noise.
MECHANICAL DIMENSIONS
Recommended Solder Pattern
0.95
X4
Marking Guide
2.5
± 0.15
Metal
0.9
±0.2
(X4 plcs.)
All Dimensions in mm.
4
1
2.20
±0.15
3
2
Line 1: A, B or Blank - Frequency
Line 2: CEI YM
A = Voltage designator
CEI = Caliber Electronics Inc.
YM = Date Code (Year / Month)
1.20
X4
3.2
± 0.15
2.2
Ceramic
1.75
1.2
Max
1.00±
0.15
Pin 1: Tri-State
Pin 2: Case Ground
Pin 3: Output
Pin 4: Supply Voltage (3.3v, 2.5v, 1.8v)
TEL
949-366-8700
FAX
949-366-8707
WEB
http://www.caliberelectronics.com
TI 6月嵌入式主题月直播,场场精彩,好运连连
活动详情>>第二波TI 嵌入式处理主题直播精彩来袭 还记得4月的TI嵌入式处理器主题月的直播吗?反响很不错,应广大工程师朋友的要求,TI将举办第二波的嵌入式处理主题月直播,这次的主题月直播 ......
EEWORLD社区 TI技术论坛
新手求助,前端变压器接出,经整流桥或其他电路,输出直流正负375V.如何实现?
RT,现在在制作一个功率传输模块,模块输出需要做成正负375V的形式,可以分别单独输出+375V和-375V,也可以合起来作为750V的端口使用。前端由高频变压器接出,变压器输出电压可调,为高频交流量 ......
jnsun007 电源技术
12导联ECG参考设计
>>12导联ECG参考设计 http://v.youku.com/v_show/id_XNzkyODQ0NDg4.html ...
雨中 ADI 工业技术
430与PC串口通信
求教如何将MSP430F149通过 usb转串口 与PC 连接...
123xt 微控制器 MCU
FPGA DSP 通信,用EMIF接口
请问有人做过FPGA与DSP通信吗?用EMIF接口,在FPGA上我用的是内部fifo,那些fifo的接口与DSP的引脚该怎么连呀?我现在的结果是感觉接受不同步...
wangyaoli FPGA/CPLD
几本经典FPGA验证书籍
SystemVerilog是一种硬件描述和验证语言(HDVL),它基于IEEE1364-2001 Verilog硬件描述语言(HDL),并对其进行了扩展,包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等, ......
arui1999 下载中心专版

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 940  1912  46  2497  705  32  42  6  48  56 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved