电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

GSX-213/113RF38.4MHZ

产品描述Parallel - Fundamental Quartz Crystal, 38.4MHz Nom, ROHS COMPLIANT, ULTRA MINIATURE, CERAMIC PACKAGE-4
产品类别无源元件    晶体/谐振器   
文件大小138KB,共2页
制造商Golledge Electronics
官网地址http://www.golledge.com/
标准  
下载文档 详细参数 全文预览

GSX-213/113RF38.4MHZ概述

Parallel - Fundamental Quartz Crystal, 38.4MHz Nom, ROHS COMPLIANT, ULTRA MINIATURE, CERAMIC PACKAGE-4

GSX-213/113RF38.4MHZ规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Golledge Electronics
包装说明ROHS COMPLIANT, ULTRA MINIATURE, CERAMIC PACKAGE-4
Reach Compliance Codecompliant
其他特性TAPE AND REEL; BULK
老化1 PPM/FIRST YEAR
晶体/谐振器类型PARALLEL - FUNDAMENTAL
驱动电平100 µW
频率稳定性0.001%
频率容差10 ppm
JESD-609代码e4
负载电容5 pF
制造商序列号GSX-213
安装特点SURFACE MOUNT
标称工作频率38.4 MHz
最高工作温度80 °C
最低工作温度-30 °C
物理尺寸L1.65XB1.25XH0.32 (mm)/L0.065XB0.049XH0.013 (inch)
串联电阻100 Ω
表面贴装YES
端子面层Gold (Au)
请高手帮我看一下面的ht1621的程序
我想问一下,我的下面这段程序:void display(void){unsigned char t;unsigned char seg_temp;PORTB &=~CS;PORTB &=~WR;send_data(0b10100000,3);//送3位“写 ”模式命令代码101send_data(0,6);//送6位首地址00hfor(t=0;t<=32;t++){seg_temp =seg_ta...
mytostudy 单片机
0基础学单片机 开课了.
适用初学者,高手就不用看了.今天上传的是第一课,进度要看时间,想是想一个礼拜1一2节课.有兴趣的可以加群:199346572011-8-15[[i] 本帖最后由 book11 于 2011-8-16 16:10 编辑 [/i]]...
book11 51单片机
IQ_math问题求助
#define_IQ11(A)(long) ((A) * 2048.0L) #define_IQ10(A)(long) ((A) * 1024.0L)#define_IQ9(A)(long) ((A) * 512.0L)#define_IQ8(A)(long) ((A) * 256.0L)#define_IQ7(A)(long) ((A) * 128.0L)#define_IQ6(A)(long)...
喜鹊王子 TI技术论坛
女性求职巧妙对应敏感话题
用人单位在考虑聘用女职员时,常担心婚姻和家庭会影响工作,所以面试时往往提出许多相关的问题。因此,能否回答好这些问题,关系到求职是否成功。现向准备求职的女性推荐几种应答方法。(1)家庭和事业你觉得哪个更重要?你最好抱着工作至上的态度,可以这么回答:我会结婚,但我认为女人最重要的是能够保持自己的活力,工作对现代女性来说尤为重要。(2)婚后你是否计划在近期内生育?你可以这么说:我很重视自己的事业,因此我...
eeleader 工作这点儿事
高质量代码精品资源推荐(八)---重构——改善既有代码的设计
[align=center][color=rgb(0, 0, 0)][backcolor=rgb(237, 235, 235)][font=微软雅黑][size=5][b]重构——改善既有代码的设计[/b][/size][/font][/backcolor][/color][/align][size=4][color=#111111][font=Helvetica, Arial, sans-ser...
tiankai001 下载中心专版
【设计工具】Xilinx DCM 使用
Xilinx DCM 使用目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设 计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从 而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单...
sdjntl FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 253  508  894  966  1318 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved