电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

MPEG36DR-TF-FAQ

产品描述Board Connector, 36 Contact(s), 2 Row(s), Male, Right Angle, 0.1 inch Pitch, Solder Terminal, White Insulator, Receptacle
产品类别连接器    连接器   
文件大小444KB,共4页
制造商Crane Connectors
下载文档 详细参数 全文预览

MPEG36DR-TF-FAQ概述

Board Connector, 36 Contact(s), 2 Row(s), Male, Right Angle, 0.1 inch Pitch, Solder Terminal, White Insulator, Receptacle

MPEG36DR-TF-FAQ规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称Crane Connectors
Reach Compliance Codeunknown
ECCN代码EAR99
主体宽度0.248 inch
主体深度0.548 inch
主体/外壳类型RECEPTACLE
连接器类型BOARD CONNECTOR
联系完成配合SN-PB ON NI
联系完成终止Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
触点性别MALE
触点材料PHOSPHOR BRONZE
触点模式RECTANGULAR
触点样式SQ PIN-SKT
介电耐压1500VAC V
绝缘电阻50000000000 Ω
绝缘体颜色WHITE
绝缘体材料GLASS FILLED POLYESTER
JESD-609代码e0
制造商序列号MPEG
插接触点节距0.1 inch
匹配触点行间距0.1 inch
安装方式RIGHT ANGLE
安装类型BOARD
连接器数ONE
PCB行数2
装载的行数2
最高工作温度125 °C
最低工作温度-55 °C
PCB接触模式RECTANGULAR
PCB触点行间距2.54 mm
电镀厚度100u inch
参考标准UL, CSA
可靠性COMMERCIAL
端子长度0.125 inch
端子节距2.54 mm
端接类型SOLDER
触点总数36
NIOS2中寄存器的问题!
NIOS2中外设的内部寄存器,是不是都是同一宽度呀,我看里面固有的外设都是16位的,我能不能超过16位?如果可以最大是多少位呢?因为现在要自己设计一个外设,16位不够用了~...
少121 FPGA/CPLD
DSP中断服务子程序中是否需要是能全局中断EINT?
我是DSP2812的菜鸟,现在有个问题请教一下各位高手,关于中断服务子程序的,在中断服务子程序中需要清除中断标志,响应同组中断,我的问题是最后还是否需要使能全局中断了—EINT。因为我到看一些中断服务子程序中没有使能全局中断EINT,不同的中断程序也运行,能够持续循环的进入不同的中断服务程序中,并不影响程序中断的运行,而我的总是在中断服务子程序的结尾加上使能全局中断EINT,现在看来好像不加这条语...
踩不死的小强 微控制器 MCU
NAND 驱动移植问题
ATMEL9261的两个CE5.0不同版本号的BSP进行NAND驱动移植(将第二个BSP的NAND驱动移植到第一个BSP上,但都是9261 CE5.0BSP)移植后,程序都进不了FMD_INIT函数,看了下代码,驱动是通过读NAND的ID然后判断是什么型号的NAND FLASH,用的是K9F1G08UOA,和第一个BSP的参数是一致的,不知道是什么原因??...
yuqinfeng 嵌入式系统
急问:S3C2440的AD转换问题
小弟刚学嵌入式,现在需要用到2440板的ADC采集传感器的数据,因为2440没有给AD转换的驱动需要编写一个驱动程序,不知道哪位大哥有关于AD驱动程序的源码,给一个,我学习一下,现在真是搞不明白,还有,就是我是不是还要编写一个AD采样的程序?只有驱动程序是无法进行数据采集的吧,编写采样程序时应该写那些东西呢?谢谢各位大哥了。...
amos 嵌入式系统
6410 SD卡的读问题 高分求助
最近在做SD卡的升级问题前面从CMD0,CMD55,ACMD41,CMD2,CMD3,CMD7,CMD55,ACMD6,都能过,且都能进入相应的状态,对照着规格书上相应的response,和状态都是对的。但是在我发送CMD17的时候,根据规格书上说发完后就要从TRANS进入DATA模式,但是我始终是没有进入DATA模式,我现在又怀疑一下几点1.我的CLK的设置,我是这么做的,在初始化的时候在100...
hsdzcf 嵌入式系统
发生器:脉冲、图形和任意波形 (AWG)
设计注意事项在下方可查找 TI 的任意波形发生器集成电路和参考设计(配有原理图、测试数据和设计文件),这些资源:重点突出在使用高速数字接口(例如 LVDS 和 JESD204B)将 DAC 与 FPGA 相连时的设计限制提供有关模拟前端布局挑战的见解,以使用超低抖动时钟解决方案实现卓越性能展示了连接到高速 DAC 接口的高速放大器的高电压、宽带宽及高线性运作...
qwqwqw2088 模拟与混合信号

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 98  117  143  770  1146 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved