QT24-N-D-5-160.000MHZ,QT24-N-D-5-160.000MHZ pdf中文资料,QT24-N-D-5-160.000MHZ引脚图,QT24-N-D-5-160.000MHZ电路-Datasheet-电子工程世界

QT24-N-D-5-160.000MHZ: 产品描述LVHCMOS Output Clock Oscillator, 0.00000012MHz Min, 160MHz Max, 160MHz Nom, CMOS, ROHS COMPLIANT, HERMETIC SEALED, METAL PACKAGE-20; 产品类别无源元件振荡器; 文件大小783KB，共6页; 制造商Q-TECH Corporation; 标准

下载文档详细参数全文预览

QT24-N-D-5-160.000MHZ概述

LVHCMOS Output Clock Oscillator, 0.00000012MHz Min, 160MHz Max, 160MHz Nom, CMOS, ROHS COMPLIANT, HERMETIC SEALED, METAL PACKAGE-20

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	Q-TECH Corporation
包装说明	ROHS COMPLIANT, HERMETIC SEALED, METAL PACKAGE-20
Reach Compliance Code	compliant
其他特性	TRI-STATE; ENABLE/DISABLE FUNCTION
最长下降时间	3 ns
频率调整-机械	NO
频率稳定性	25%
JESD-609代码	e4
制造商序列号	QT24
安装特点	SURFACE MOUNT
端子数量	20
最大工作频率	160 MHz
最小工作频率	1.2e-7 MHz
标称工作频率	160 MHz
最高工作温度	70 °C
最低工作温度	-20 °C
振荡器类型	LVHCMOS
输出负载	10 KOHM, 15 pF
封装主体材料	METAL
封装等效代码	FL20,.6
物理尺寸	15.88mm x 15.88mm x 3.05mm
电源	2.5 V
认证状态	Not Qualified
最长上升时间	3 ns
最大压摆率	50 mA
标称供电电压	2.5 V
表面贴装	YES
最大对称度	40/60 %
技术	CMOS
端子面层	Gold (Au) - with Nickel (Ni) barrier

[MSP430]实战 ADC使用, 内部测温使用: 首先说说问题, 感觉这个Code Compose Studio 比较奇怪#include TFT\TFT_Driver.h找不到文件, 无法打开没有include 仅在同一工程下就可以使用函数每次运行程序结果不同下面给出一个使用ADC的实例:ADC初始化函数:void ConfigureAdcTempSensor(void){/* Configure ADC Temp Sensor Channel...; fish001 微控制器 MCU

如何编写testbench的总结（非常实用的总结）: 如何编写testbench的总结（非常实用的总结）1．激励的设置相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。方法1：为双向端口设置中间变量inout_reg作为该inout的输出寄存，inout口在testbench中要定义为wire型变量，然后用输出使能控制传输方向。eg：inout [0:0]bi_dir_port;wire[0...; chenzhufly EE_FPGA学习乐园

CC2640R2F之ADC: 写CC2640的ADC很多，现在提供一个自己写的ADC子程序，多人验证过都可以使用。子程序如下：#include AppAdc.h#include inc/hw_types.h#include ti/sysbios/family/arm/m3/Hwi.h#include inc/hw_memmap.h#include driverlib/aux_wuc.h#include driverlib/au...; fish001 无线连接

基于NiosII的I2s验证系统搭建: 想要自己设计一个I2s Controller用以将并行音频数据以I2s格式输出给WM8731进行播放并能够采集音频数据进行存储。现在I2s的主发送模式代码已经写完，软件仿真波形也没有问题。想要搭建一个基于NiosII的系统来验证我的I2s模块，不知道有没有可用的正确I2s IP可以先搭出这样一个系统，之后就可确保系统无误，在替换成我自己的I2s。或者各位大侠能给个别的方案来验证我的I2S。实验室已...; hgdai FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多