电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

MUR6020PT

产品描述Ultra Fast Recovery Diodes
文件大小133KB,共3页
制造商ETC2
下载文档 选型对比 全文预览

MUR6020PT概述

Ultra Fast Recovery Diodes

文档预览

下载PDF文档
MUR15100
Ultra Fast Recovery Diodes
Dimensions TO-220AC
A
C(TAB)
A
C
C
Dim.
A
B
C
D
E
F
G
H
J
K
L
M
N
Q
A=Anode, C=Cathode, TAB=Cathode
MUR15100
V
RSM
V
1000
V
RRM
V
1000
Inches
Min.
Max.
0.500 0.580
0.560 0.650
0.380 0.420
0.139 0.161
2.300 0.420
0.100 0.135
0.045 0.070
-
0.250
0.025 0.035
0.190 0.210
0.140 0.190
0.015 0.022
0.080 0.115
0.025 0.055
Milimeter
Min.
Max.
12.70 14.73
14.23 16.51
9.66 10.66
3.54
4.08
5.85
6.85
2.54
3.42
1.15
1.77
-
6.35
0.64
0.89
4.83
5.33
3.56
4.82
0.38
0.56
2.04
2.49
0.64
1.39
Symbol
I
FRMS
I
FAVM
I
FRM
Test Conditions
T
VJ
=T
VJM
T
C
=100
o
C; rectangular, d=0.5
t
p
<10us; rep. rating, pulse width limited by T
VJM
T
VJ
=45
o
C
t=10ms (50Hz), sine
t=8.3ms (60Hz), sine
t=10ms(50Hz), sine
t=8.3ms(60Hz), sine
t=10ms (50Hz), sine
t=8.3ms (60Hz), sine
t=10ms(50Hz), sine
t=8.3ms(60Hz), sine
Maximum Ratings
25
15
150
75
80
65
70
28
27
21
20
-40...+150
150
-40...+150
Unit
A
I
FSM
T
VJ
=150
o
C
T
VJ
=45
o
C
A
It
2
T
VJ
=150 C
o
A
2
s
T
VJ
T
VJM
T
stg
P
tot
M
d
Weight
T
C
=25
o
C
Mounting torque
o
C
78
0.4...0.6
2
W
Nm
g

MUR6020PT相似产品对比

MUR6020PT MUR15100 MUR6030PT
描述 Ultra Fast Recovery Diodes Ultra Fast Recovery Diodes Ultra Fast Recovery Diodes
keil5只添加成功了.c文件,添加不了.h文件怎么办
求助大神,改程序的时候调用了新的函数,所以新添加了文件,但是添加后只添加成功了.c文件,添加不了.h文件。而且调用函数的时候,明明库里面的格式都正确,到main里面就格式错误了260131260132 ......
zhuuu 综合技术交流
Altera参考设计-CORDIC Reference Design
Introduction The co-ordinate rotation digital computer (CORDIC) reference design implements the CORDIC algorithm, which converts cartesian to polar coordinates and vice versa and ......
xiaoxin1 FPGA/CPLD
【小梅哥SOPC学习笔记】Altera SOPC嵌入式系统设计教程
本帖最后由 芯航线跑堂 于 2017-4-12 11:01 编辑 Altera SOPC嵌入式系统设计教程第1章 概述 SOPC(System On Programmable Chip,可编程的片上系统)是Altera公司提出来的一种灵活、高效的 ......
芯航线跑堂 FPGA/CPLD
EEWORLD大学堂----MSP430指令系统
MSP430指令系统:https://training.eeworld.com.cn/course/349...
dongcuipin 单片机
基于FPGA的HDB3编解码器设计
1 编码器设计由于VHDL不能处理负电平,只能面向“1”、“0”两种状态,所以要对它的输出进行编码,如表1所示。编码的实现是根据HDB3编码原理把二进制码编码成两路单极性的码字输出,之后经过单 ......
led123 FPGA/CPLD
CD4046锁定电网50hz的锁相环电路
小弟用CD4046和CD4040(256分频)组成,对电网频率50Hz的锁相,一直调不通,不知道下面几个频率: f0:中心频率 =50Hz*256=12.8kHz??2fc:捕获频率 =?? 2fL:频率锁定范围 =?? ------- ......
yilaozhuang 模拟电子

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1352  1522  1888  1538  1713  3  5  46  9  38 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved